书籍目录
首页
分类
免费
排行
我的书架
1-50章
51-100章
101-108章
共108章
免费
版权信息
免费
内容简介
免费
内容提要
免费
本书特点
免费
作者简介
免费
前言
免费
第1章 Xilinx新一代UltraScale+架构FPGA
免费
1.1 UltraScale+结构特点
免费
1.2 可配置逻辑块
免费
1.3 时钟资源和时钟管理模块
免费
1.4 存储器资源
免费
1.5 专用的DSP模块
免费
1.6 SelectIO资源
免费
1.7 高速串行收发器
免费
1.8 系统监控器模块
免费
1.9 互联资源
免费
1.10 配置模块
免费
1.11 参考资料
免费
第2章 Vivado设计套件导论
免费
2.1 Vivado设计套件框架
免费
2.2 Vivado系统级设计流程
免费
2.3 Vivado两种设计流程模式
免费
2.4 Vivado中电路结构的网表描述
免费
2.5 Vivado中工程数据的目录结构
免费
2.6 Vivado中Journal文件和Log文件功能
免费
2.7 Vivado中XDC文件
免费
2.8 Vivado IDE的启动方法
免费
2.9 Vivado IDE主界面
免费
2.10 Vivado IDE工程界面及功能
免费
2.11 Vivado支持的属性
免费
第3章 Vivado工程模式基本设计实现
免费
3.1 创建新的设计工程
免费
3.2 修改工程属性
免费
3.3 创建并添加一个新的设计文件
3.4 设计RTL分析
3.5 行为级仿真
3.6 设计综合和分析
3.7 综合后的仿真
3.8 创建实现约束
3.9 设计实现和分析
3.10 布局布线后时序仿真
3.11 生成编程文件
3.12 下载比特流文件到FPGA
3.13 生成并烧写PROM文件
第4章 Vivado非工程模式基本设计实现
4.1 非工程模式基本命令和功能
4.2 Vivado集成开发环境分析设计
4.3 修改设计路径
4.4 设置设计输出路径
4.5 读取设计文件
×