下载掌阅APP，畅读海量书库
立即打开
不同的应用对ADC有着不同的要求，不同结构的ADC在速度、功耗、分辨率和复杂性上有着显著的差异。ADC一般可分为3种：流水线型ADC、逐次逼近型ADC和Sigma-Delta ADC。不同结构的典型ADC性能比较如图2.24所示。
还存在其他结构的ADC，但它们并不常用。闪存型ADC已经在前面介绍过了，这种ADC在每个时钟周期都会输出一个转换结果，有非常高的转换频率。但是，闪存型ADC具有元器件数目过多和分辨率低（如4～8位）的缺点。因此，闪存型ADC通常用于某些无线或雷达设备及示波器当中。
为了减少元器件的数量，可以通过利用简单且快速的差分级电路对模拟输入信号进行预编码，然后通过与每个位并行的比较器对已预编码的模拟信号进行数字化，这种结构称为折叠型ADC。12位分辨率和9个有效位的折叠型ADC可以实现每秒10亿次采样级别的转换频率。采用折叠型ADC的应用场合基本与采用闪存型ADC的应用场合相同。
图2.24 不同结构的典型ADC性能比较
斜率ADC可以应用在转换频率较低的场合中。斜率ADC使得参考信号逼近、直到等于输入信号。因此，斜率ADC的转换频率特别低，且无法获得特别高的转换精度。由于该结构比较简单，所以斜率ADC经常应用在低成本的电压表中。
流水线型ADC在每个时钟周期都会对输入电压进行采样，但一次只能处理位数很少的数字码。流水线型ADC先从输入电压中减去正或负的参考电压得到余量电压，再将其进行放大并传递到下一级电路以计算下一位数字码。多级流水线型ADC的典型结构如图2.25所示。
图2.25 多级流水线型ADC的典型结构
为了便于理解流水线型ADC的工作原理，我们对一个3级且每一级电路具有1位分辨率的3位流水线型ADC的工作原理进行分析。该ADC的输入电压为1.9V，参考电压为2V，输出电压满量程是参考电压的两倍，即4V。
首先对输入电压进行采样，然后与2V参考电压进行比较。由于参考电压较高，所以比较器（1位ADC）的输出电压为0V，DAC的输出电压也为0V， V in 减去0V仍然是 V in （1.9V）。之后，将输出信号通过增益级乘以2（3.8V）传递给下一级电路。
下一个时钟周期到来时，子级电路2采样子级电路1输出的3.8V。同时，子级电路1将保持输入电压 V in 的下一个采样值。现在，子级电路2已采样的电压（3.8V）高于参考电压，使得子级电路2的数字输出信号为1。因此，模拟输出电压为输入电压减去参考电压的值乘以2，即（3.8V-2V） × 2=3.6V。
子级电路3在第三个时钟周期到来时对3.6V进行采样，并再次与2V进行比较，因为3.6V大于2V，所以子级电路3的数字输出信号为1。ADC的总数字输出信号为011。上述ADC的传递函数曲线是对称的，它的第一个数字码转换是发生在高于0V的1LSB处。从前面论述中得知，理想ADC的传递函数曲线是不对称的，所以其第一个数字码转换应发生在高于0V的0.5LSB处，其最后一个转换发生在比输出电压满量程低1.5LSB处。因此，该架构具有0.5LSB的失调误差。
上述示例表明，流水线型ADC需要 k 个比较器和 k -1个放大器（ k =3）。流水线型ADC的电路复杂度随分辨率的增加而线性增加，而不像闪存型ADC那样其电路复杂度随分辨率的增加呈指数级增加。目前，性能较好的12位流水线型ADC的转换频率最高可达到1GHz，SNR可达到65dB。经过校准的流水线型ADC的差分非线性（DNL）可优于±1LSB，功耗在2W内。
流水线型ADC的采样频率低于闪存型ADC的采样频率，因为流水线型ADC的建立时间是不同级建立时间的叠加，包括比较器（或ADC）、DAC和缓冲器的延迟时间，而闪存型ADC的建立时间仅包括比较器的延迟时间。随着流水线型ADC串联的电路数量增多，其信号路径中的噪声和误差也越来越多，使得流水线型ADC的噪声性能比其他架构的ADC差得多（如逐次逼近型ADC）。
流水线型ADC的另一个缺点是传输延迟。即使流水线型ADC的转换速度再高，信号也必须通过 k 级电路进行传输，使得完成一次数据传送需要 k 个时钟周期。流水线型ADC一般应用在要处理高频且连续运行信号的设备中，如录像机更看重ADC的转换速度。因此，流水线型ADC更多地使用在消费类产品中，而很少使用在工业应用中。
如果要对特定时间的信号进行快速模/数转换，则选择基于逐次逼近型ADC是正确的。逐次逼近型ADC具有与流水线型ADC相近的数据传送速度或吞吐率，但一次只能转换一个采样值，因此它的转换速度较低。但是逐次逼近型ADC只需要一个比较器和一个DAC，这极大地降低了电路复杂度。同时，逐次逼近型ADC的功耗远低于流水线型ADC的功耗。此外，它的噪声和误差源的数量也随着内部电路的数量一起减少。
逐次逼近型ADC以权重的方式进行工作。如图2.26所示，逐次逼近型ADC的输入电压保存在采样保持电路中，从而使经过采样的输入电压与DAC产生的参考电压的一半进行比较；如果输入电压较高，则将它的DAC的输出电压提高参考电压的1/4；如果输入电压仍然较高，则将它的DAC的输出电压再加上参考电压的1/8；在每个时钟周期内，它的DAC将根据精度的位数接近输入电压。
图2.26 逐次逼近型ADC的结构
逐次逼近型ADC连续评估每一位输出信号的值。如果逐次逼近型ADC具有 n 位的分辨率，则完成数据转换需要 n 个时钟周期。
下面我们对一个3位逐次逼近型ADC的工作原理进行分析。当该ADC进行第一次近似时，将1.9V的输入电压与4V参考电压的一半（2V）进行比较；由于 V in < V ref /2，所以MSB为0。当使 V ref /4为1V时，该ADC进行第二次近似；这次由于输入电压较高，所以该ADC输出信号的第二位为1。此时，它的DAC必须使 V ref /8为0.5V；1.9V的输入电压仍然高于1.5V，因此该ADC输出信号的第三位也为1。最终，逐次逼近型ADC的数字输出信号仍为011。
逐次逼近型ADC的性能完全依赖于它的DAC的精度。逐次逼近型ADC的比较器也会增加它的噪声和失调误差。目前，较为先进的逐次逼近型ADC可以在转换速度为1.6MHz时实现18位的分辨率，消耗功耗为18mW，或者在转换速度为10MHz时实现16位的分辨率，消耗功耗为150mW。为了实现高速且具有良好的噪声性能（SNR大于100dB），逐次逼近型ADC要消耗大量的功率。
逐次逼近型ADC既不具有很高速度也不具有很高性能，但其应用却很广泛，在电机控制、医疗、工业过程控制及触摸屏产品等更多的应用中，都可以见到逐次逼近型ADC。
在Sigma-Delta ADC中，使用Sigma-Delta调制器可实现很高的分辨率，其输入信号在数字化之前要先经Sigma-Delta调制器处理。如图2.27所示，模拟输入信号 A 和数字输出信号 Y 之间的差值经过积分器传递给比较器；该比较器代替了ADC以简化电路结构；该比较器将量化噪声 N 加到积分信号上。
图2.27 具有一阶积分器的Sigma-Delta ADC
大部分调制器采用开关电容式结构。连续时间调制器能实现Sigma-Delta ADC更高的速度而越来越受到欢迎。在下面传递函数的计算中，选择了连续时域的计算方法。其中，积分器用1/ s 表示； s 表示复数拉普拉斯变量。图2.27所示的结构可用以下函数表示：
Y= ( A-Y )/ s+N
输入信号的传递函数 F A （ s ）=1/（1+ s ）描述了一个低通滤波器。量化噪声的传递函数 F N （ s ）= s /（1+ s ）描述了一个高通滤波器。Sigma-Delta调制器的工作原理是抑制输入信号在低频处的量化噪声，并将其搬移到较高频率处（噪声整形）。Sigma-Delta调制器输出端的数字滤波器作为低通滤波器，抑制包括量化噪声在内的所有高频信号。Sigma-Delta调制器与数字滤波器一起称为Sigma-Delta ADC。
如图2.27所示的积分器是一阶滤波器。更高阶的滤波器将会有更有效的噪声整形功能。一阶、二阶和三阶Sigma-Delta调制器的噪声传递函数如图2.28所示。将过采样比（Over Sampling Ratio，OSR）代入式（2.25），可以求出 m 阶Sigma-Delta调制器的理想信噪比：
图2.28 一阶、二阶和三阶Sigma-Delta调制器的噪声传递函数
Sigma-Delta调制器输出信号与输入信号的关系如图2.29所示。其中，输出信号是由1和0组成的数据流，而不是二进制码；如果输入信号接近负满刻度值，则输出信号主要由0组成；如果输入信号接近正满刻度值，则输出信号主要由1组成；如果输入信号接近满刻度值的一半，则输出信号中0和1的数量相等。
图2.29 Sigma-Delta调制器输出信号与输入信号的关系
数字滤波器不仅可以对数据流进行低通滤波，还可以从低分辨率、高速数据流中抽取输入信号并转换成高分辨率、低速二进制数。
式（2.25）表明Sigma-Delta调制器可以实现高精度的数据转换。
式（2.25）还表明对输入信号抽取时需要过采样，因此Sigma-Delta调制器不能对输入信号进行快速模/数转换。数字滤波器还会延迟输入信号，因此Sigma-Delta调制器通常用于转换低频连续时间信号，如音频信号（ f in =20Hz～40kHz）等。Sigma-Delta调制器也经常应用于对转换速度没有特别要求的离散信号测量中，如温度或质量的测量。
由数字滤波器增加的时间延迟多少取决于Sigma-Delta调制器的数据传送速度。
根据经验， m 阶Sigma-Delta调制器的噪声将以每10倍频程提升。为了有效抑制这个噪声，需要更高阶的数字滤波器。另一方面，数字滤波器的阶数越高，数字滤波器的延迟时间越长，通带平坦度越差。因此，数字滤波器的阶数通常选为 m +1。
SINC滤波器由于其合适的尺寸而被广泛应用。二阶SINC滤波器的结构如图2.30所示。其中， Y mod 表示Sigma-Delta调制器的输出信号（数据流）。该数据流首先通过积分器形式的低通滤波器抑制噪声。该低通滤波器要避免将较高频率的噪声折叠到信号频带中。一旦高频噪声被抑制，通过调节过采样比，二阶SINC滤波器的数据传送速度可以降低到奈奎斯特速度。一旦这个数据传送速度被降低，则二阶SINC滤波器必须通过加入与之前已使用的积分器相同数量的微分器调整信号通带。 Y out 经过滤波后以二进制的格式输出。
图2.30 二阶SINC滤波器的结构
在图2.30中， z -1 表示一个时钟周期的延迟。二阶SINC滤波器的积分器可以连续地对Sigma-Delta调制器的输出信号（数据流）求和，迟早会发生数据溢出，所以保持 Y out 的确定性非常重要，这意味着在OSR时钟周期内只能发生一次数据溢出，这将取决于过采样比OSR和二阶SINC滤波器的最小寄存器宽度（ W R ）。二阶SINC滤波器的寄存器宽度为
二阶SINC滤波器的滤波响应（10MHz数据流，OSR=32）如图2.31所示。二阶SINC滤波器的数据传送速度等于Sigma-Delta调制器时钟频率除以过采样比。
图2.31 二阶SINC滤波器的滤波响应（10MHz数据流，OSR=32）
二阶SINC滤波器的脉冲响应（10MHz数据流，OSR=32）如图2.32所示。可见，微分器使 Y out 保持与Sigma-Delta调制器的数据传送速度相同，直到它可以跟随模拟输入信号。因此，延迟时间 t gd 和建立时间 t s 之间存在差异：
式中， T CLK 表示调制器的时钟周期。
图2.32 二阶SINC滤波器的脉冲响应（10MHz数据流，OSR=32）
当施加小于奈奎斯特频率的模拟输入信号时，数字滤波器处于稳定状态。注意：给定的具有恒定时钟频率的滤波器的延迟时间是固定的。
在实际应用中，Sigma-Delta调制器通常在其数据手册中提供支持数字滤波器设计的图表。如果电动机驱动器需要一个分辨率为12位的Sigma-Delta调制器用于电流测量，则可以对该调制器使用三阶SINC滤波器。当使用一个时钟频率为10MHz、二阶Sigma-Delta调制器时，可计算其延迟时间为
当分辨率相同时，可以使用OSR为128的SINC2滤波器。通过计算可得其延迟时间为12.8 μ s，因此三阶SINC滤波器就可以满足要求了。AMC1203的ENoB关于OSR的曲线如图2.33所示。
图2.33 AMC1203的ENoB关于OSR的曲线
在图2.33中，从OSR为100的这一点开始，电路噪声将以量化噪声占据主导。因此，对于OSR>100，OSR每增大一倍，则电路噪声性能仅优化3dB。
对于相同的电动机控制电路，要对电流进行实时监控，以便当出现过电流时可以在短时间内（如3 μ s）关闭电流。AMC1203的ENoB关于建立时间的曲线如图2.34所示。可以借助图2.34来定义理想的滤波器。当建立时间为3 μ s时，二阶SINC滤波器可实现5.8位的最高分辨率，而OSR为
图2.34 AMC1203的ENoB关于建立时间的曲线
在上述电动机控制应用中，两台SINC滤波器将并行工作。OSR为64的三阶SINC滤波器用于正常调节电路，OSR为15的二阶SINC滤波器用于过电流保护。
每种转换器技术都有其独特的优势，并可适用于特殊的应用场合当中。工程师要分析实际应用中对ADC的具体参数要求，选择合适的结构，才能满足不同工业产品的应用要求。