下载掌阅APP，畅读海量书库
立即打开
图形化是芯片制造过程中非常重要的工序之一，是指利用光刻和刻蚀技术，将器件和电路设计图形转移到硅片表面的工艺过程。该工艺过程有两个目标：一个是在硅片表面建立图形，即根据集成电路设计的要求，生成尺寸精确的特征图形；另一个是精确定位硅片表面的图形。也就是说，只要硅片表面上整个电路图形的位置是正确的，各部分之间在电路图形上的相对位置就一定是精确的。
光刻技术的发展使得线材的宽度不断缩小，集成度不断提高，从而使器件不断缩小，芯片的性能也不断提高。光刻三要素为掩模版、光刻机和光刻胶。掩模版又称光罩，基板多采用透明的石英玻璃，图形采用金属铬作为遮光层。根据电路设计在掩模版上形成所需要的图形，最终的图形通常是采用多个掩模版按照特定的顺序在硅片表面一层一层叠加建立起来的。光刻机又称掩模对准曝光机，是生产大规模集成电路的核心设备，本书第6章将对光刻机进行详细介绍。首先，利用光刻机发出的紫外光通过具有几何图形的掩模版对涂有光刻胶的硅片进行曝光，光刻胶经过曝光后自身性质和结构会发生变化，然后通过显影液把曝光后可以溶解的光刻胶去除，就可以将掩模版上的几何图形转移到覆盖在晶圆表面的光刻胶上。
在光刻工艺中，主要的参数如下。
（1）特征尺寸。特征尺寸一般是指MOSFET的最小栅长，常用作描述器件工艺技术的节点。特征尺寸的缩小能够使单片硅片上布局更多的芯片，从而使得制造成本降低、盈利水平提高。
（2）分辨率与焦深。分辨率表征区分硅片上两个邻近特征图形的能力。焦深表征光焦点周围的一个范围，在这个范围内图像连续地保持清晰。因此在芯片制造中，既要获得更好的分辨率来形成特征尺寸的图形，又要保持合适的焦深。
（3）套刻精度。光刻工艺要求硅片表面存在的图形与掩模版上的图形精确对准，衡量该特性的指标就是套刻精度。套形错误会影响到硅片表面整体布局对不同图形的宽容度（套准容差）。套准容差过大会降低电路密度，使芯片性能下降，从而限制器件的特征尺寸。
（4）工艺宽容度。在光刻工艺过程中，由于设备的设定、材料的种类、人为的操作、机器的对齐、材料随时间的稳定性等原因，许多工艺具有一定的可变性。工艺宽容度是指能够对符合特定要求的产品进行始终如一的处理的光刻工艺的能力。高的工艺宽容度意味着：在生产过程中，即使所有工艺发生变化，器件在规定范围内也能达到特征尺寸要求。
光刻工艺包括正性光刻和负性光刻两种基本类型。掩模版上相同的图形可以通过正性光刻复制到硅片上，而负性光刻则是把与掩模版上相反的图形复制到硅片表面。
光照下主要发生降解反应的光刻胶为正胶。当硅片表面覆盖一层正胶时，曝光后被紫外光照射区域的光刻胶会因溶于显影液而被去除，而不透明的掩模版下没有被曝光的光刻胶仍保留在硅片上。保留下来的光刻胶在曝光前已被硬化，它将留在硅片表面，作为后续工艺的保护层。如图2.3所示，转移到硅片表面的光刻胶上的图形与掩模版一样。该工艺具有固有分辨率较高、抗干法刻蚀能力和抗热处理能力强，且阶梯式覆盖性好等优点；缺点是黏附性较差，耐湿腐蚀能力较差，费用较高。
图2.3 正性光刻的原理
光照下主要发生交联反应的光刻胶为负胶。负性光刻的基本特征：由于交联反应，曝光后光刻胶会变硬，因此在显影液中，光刻胶会变得难以溶解。曝光后，掩模版上不透明的铬岛下的光刻胶溶于显影液被去除，而被紫外光照射区域的光刻胶被保留。因此，在负性光刻工艺中，转移到硅片表面光刻胶上的图形与掩模版相反，如图2.4所示。负性光刻工艺的优点是感光速度极高、黏附性和抗腐蚀性极好，且成本相对较低；缺点是分辨率偏低，不适用于细线条光刻。
图2.4 负性光刻原理图
在硅片表面形成光刻胶图形之后，下一步通常是通过刻蚀工艺将该图形转移到光刻胶下面的SiO 2 薄膜。刻蚀工艺就是利用化学、物理或“化学+”物理的方法，有选择地把没有被光刻胶掩蔽的局部SiO 2 薄膜去除，从而在薄膜上得到与光刻胶完全一致的图形。刻蚀工艺的参数主要有4个：刻蚀速度、方向性、选择比和刻蚀均匀性。
（1）刻蚀速度指目标材料在单位时间内刻蚀出的厚度。通常要求硅片在制造过程中要有很高的刻蚀速度，而且刻蚀速度越高的硅片就意味着产量越高，但过高的刻蚀速度可能会让技术变得难以驾驭。刻蚀速度是由被刻蚀材料的类型、刻蚀机器的结构配置、刻蚀气体和工艺参数设定等工艺和设备变量来决定的。
（2）方向性指沿各个方向的刻蚀速度之比，可分为各向同性和各向异性，如图2.5所示。各向同性刻蚀是在所有方向上（横向和垂直方向）以相同的刻蚀速度进行刻蚀，往往会导致被刻蚀材料在掩模版下面产生钻蚀现象，带来线宽损失。只向一个方向进行的刻蚀称为各向异性刻蚀。对精细尺寸的图形来说，希望刻蚀剖面是各向异性的，即刻蚀只在垂直于硅片表面的方向进行，只有很少的横向刻蚀。这种垂直的侧壁有利于在硅片表面制作高密度的刻蚀图形 [5-6] 。
图2.5 方向性示意与电镜图像
（a）各向异性 （b）各向同性
（3）选择比又称抗刻蚀比，是刻蚀过程中刻蚀材料与掩蔽层（如光刻胶）的刻蚀速度之比。选择比
可以通过式（2.1）计算：
（2.1）
其中，
为被刻蚀材料的刻蚀速度，
为掩蔽层材料的刻蚀速度。
（4）刻蚀均匀性是一种衡量刻蚀工艺在整个硅片上刻蚀深度一致性的参数。刻蚀均匀性与刻蚀速度、选择比、图形尺寸和密度有关。非均匀性刻蚀会产生额外的过刻蚀，保持刻蚀的均匀性是保证制造性能一致的关键。
从工艺分类上看，目前芯片制造中有湿法刻蚀和干法刻蚀两种基本刻蚀工艺。
湿法刻蚀是用液体化学试剂（如酸碱溶剂等）以化学的方式去除硅片表面没有被光刻胶掩蔽的材料，如图2.6所示。湿法刻蚀包括3步：①刻蚀剂扩散至硅片表面；②刻蚀剂与暴露在外的薄膜发生化学反应，生成可溶解的生成物；③生成物以扩散的方式离开硅片表面。以上3个步骤中最慢的步骤决定了刻蚀速度，被称为速度限制步骤。
图2.6 湿法刻蚀原理图
从控制图形形状和尺寸的准确性角度看，由于湿法刻蚀是各向同性刻蚀，即横向与纵向的刻蚀速度一样，因此容易出现钻蚀现象。在形成特征图形方面，湿法刻蚀一般只被用于尺寸较大（大于3μm）的情况。由于这一特点，湿法刻蚀远远没有干法刻蚀的应用广泛。但由于湿法刻蚀的选择比高，易于光刻胶的掩蔽和刻蚀终点的控制，且操作简单、成本低，适合大批量加工，因此仍被广泛应用在刻蚀层间膜、去除干法刻蚀残留物和颗粒等工艺步骤中。下面简单介绍芯片制造中两种常见材料的湿法刻蚀应用。
（1）SiO 2 的湿法刻蚀。最常见的湿法刻蚀工艺就是利用氢氟酸溶剂腐蚀SiO 2 。氢氟酸能在常温下与SiO 2 快速反应，且不会对Si产生刻蚀效应，化学方程式为
SiO 2 + 6HF = H 2 SiF 6 + 2H 2 O
刻蚀温度一定时，刻蚀速度取决于刻蚀液的配比和SiO 2 掺杂情况。掺磷浓度越高，刻蚀越快，掺硼则相反。SiO 2 刻蚀速度对温度最敏感，温度越高、刻蚀越快。为了获得稳定的刻蚀速度，SiO 2 的刻蚀液一般用氢氟酸、氟化铵（NH 4 F）与纯水（去离子水）按一定比例配制。
（2）氮化硅（Si 3 N 4 ）的湿法刻蚀。Si 3 N 4 在集成电路工艺中主要是作为场氧化层在进行氧化生长时的掩蔽膜及器件完成主要制备流程后的保护层。可使用加热到180℃的磷酸（H 3 PO 4 ）溶液刻蚀Si 3 N 4 ，刻蚀速度与Si 3 N 4 的生长方式有关。由于高温Si 3 N 4 会造成光刻胶的剥落，因此在进行有图形的Si 3 N 4 湿法刻蚀时，必须使用SiO 2 作掩模。一般来说，Si 3 N 4 的湿法刻蚀大多应用于整面的剥除。对于有图形Si 3 N 4 的刻蚀，则应采用干法刻蚀的方式。
干法刻蚀是利用刻蚀气体中产生的等离子体，与暴露在等离子体中的硅片进行物理和化学反应，从而刻蚀掉硅片上暴露的外表材料的一种技术。该工艺技术的突出优点是各向异性，即横向刻蚀速度远远小于纵向刻蚀速度，即横向几乎不被刻蚀，因此可以获得非常准确的特征图形。超大规模集成电路的微细化加工工艺，要求能够严格地控制加工尺寸，在硅片上完成非常准确的图形转移。由于在图形转移上的突出表现，干法刻蚀已成为亚微米尺寸下器件刻蚀的主要工艺。在特征图形的制作上，干法刻蚀已取代了湿法刻蚀。
干法刻蚀的机制分为离子轰击与化学反应两个部分，根据刻蚀原理的不同，可分为物理性刻蚀、化学性刻蚀和物理化学性刻蚀，下面分别进行介绍。
刻蚀气体通常采用氩气（Ar），先利用辉光放电将氩气电离成带正电的氩离子（Ar + ），再通过偏压将氩离子加速，轰击在被刻蚀物的表面，从而使被刻蚀物的原子逸出，该过程完全是物理上的能量转移，故称为物理性刻蚀，又称为离子束刻蚀（Ion Beam Etching，IBE），如图2.7所示。物理性刻蚀具有非常好的方向性，可实现强各向异性刻蚀，边缘横向刻蚀现象极微，可获得接近垂直的刻蚀轮廓。但是，由于离子是全面、均匀地轰击在硅片上，光刻胶和被刻蚀材料同时被刻蚀，因此刻蚀选择比偏低。同时，被击出的物质并非挥发性物质，这些物质容易二次沉积在被刻蚀薄膜的表面及侧壁。
图2.7 物理性刻蚀的原理
刻蚀气体通常采用氟系或氯系气体［如四氟化碳（CF 4 ）］，过程是利用等离子体将刻蚀气体电离并形成带电离子、分子及反应性很强的原子团，扩散至硅片表面后可快速与被刻蚀薄膜的表面原子反应，生成具有挥发性的反应产物。因这种刻蚀完全利用化学反应，故称为化学性刻蚀，又称等离子体刻蚀，如图2.8所示。该方法具有较高的光刻胶掩模和被刻蚀材料的选择比，但离子的能量很小、各向异性差、刻蚀速度慢。
图2.8 化学性刻蚀原理
物理化学性刻蚀结合了物理性的离子轰击与化学反应，又称反应离子刻蚀（Reactive Ion Etching，RIE）。该方法兼具优异的各向异性及较高的选择比，且刻蚀速度较快。
随着集成电路元器件尺寸的不断缩小，摩尔定律的极限越来越临近，应用高深宽比刻蚀工艺可以制备更加精细的微纳结构，可以在硅片的垂直方向上制造更多的空间，从而放置更多的电子元器件。然而，仅依靠等离子体环境下的各向异性刻蚀很难得到高质量的刻蚀形貌（尤其是沟槽结构），可能会导致侧壁不平滑、钻蚀等问题。高深比刻蚀（High Aspect Ratio Etching，HAR，又称深硅刻蚀）工艺可以在高深宽比刻蚀中得到较好的形貌效果，解决上述问题 [7] 。
截至本书成稿之时，应用最广泛、发展最成熟的深硅刻蚀工艺是由Laemer和Schilp发明，并由Robert Bosch GmbH在1996年申请专利的交替往复式工艺，称为Bosch工艺。该工艺在反应离子刻蚀工艺中加入了与之交替进行的沉积过程，能够保护侧壁不被刻蚀，在保持高刻蚀选择比的情况下获得了高深宽比。基于Bosch工艺的反应离子刻蚀工艺将整个刻蚀过程分解为碳氟聚合物沉积、钝化层刻蚀、硅刻蚀这3个独立的加工过程，并按顺序交替循环。其中，碳氟聚合物沉积过程经化学反应形成高分子钝化膜；在钝化层刻蚀过程中，等离子体对钝化膜进行轰击，属于物理刻蚀；在硅刻蚀过程中，自由基与硅发生反应，属于化学刻蚀。深硅刻蚀的原理如图2.9所示。采用反应离子刻蚀与Bosch工艺相结合的方法，得到的深槽形貌如图2.10所示 [8] 。
图2.9 深硅刻蚀的原理
图2.10 反应离子刻蚀与Bosch工艺衔接刻蚀的深槽形貌（SEM图像）
（a）整体形貌 （b）上部形貌 （c）衔接处形貌 （d）填充及回刻结果
为了改善刻蚀对深宽比的依赖性，一方面可延长硅刻蚀的刻蚀时间，增加反应气体，并为反应气体扩散和反应产物脱离提供更多时间；另一方面可通过提高钝化层刻蚀和硅刻蚀过程中的极板功率，提高等离子体的垂直角度和入射能量，加强等离子体垂直轰击能力，从而改善深沟槽底部的刻蚀情况。当开口尺寸随刻蚀深度的增加而增大时，表明当前侧壁钝化层厚度不足以保护横向不被刻蚀，因此需要增加碳氟聚合物沉积或者减小钝化层刻蚀。该工艺最大限度地减少了沉积和刻蚀之间由于延迟效应所带来的相互影响，确保了较高的刻蚀速度和选择比，同时减小了横向钻蚀和侧壁粗糙度，从而得到了高度垂直的侧壁 [8] 。
图形化工艺的流程如图2.11所示。
图2.11 图形化工艺的流程
为确保光刻胶和硅片表面良好的黏附性，必须对硅片表面进行前处理，包括以下3个阶段。
（1）微粒清除：通过清洗去除硅片表面吸附的颗粒状污染物。
（2）脱水烘焙：由于亲水表面与光刻胶的黏附性差，在150～200℃的温度下对硅片进行烘烤以去除表面水分，增强光刻胶与硅片的黏附性。
（3）涂底胶：通常采用蒸气涂布的方式在硅片表面喷涂六甲基二硅烷（HMDS），HMDS和硅片表面的—OH发生反应，变亲水表面为疏水表面，提升光刻胶的黏附性。
光刻胶通常采用旋涂方式，在硅片表面得到一层厚度均匀的光刻胶膜。光刻胶膜的厚度为0.5～1.5μm。影响胶厚的最主要因素为光刻胶的黏度及旋转速度。匀胶工艺需防止硅片外边缘部分的光刻胶堆起或降低堆起高度，这种堆起会在曝光和刻蚀过程中造成图形的变形。
软烘焙是一种以蒸发掉光刻胶中一部分溶剂、消除胶膜的机械应力为目的的加热过程。
对准是将所需图形在硅片表面进行定位或对准，而曝光的目的是通过汞弧灯或其他辐射源将图形转移到光刻胶图层上。曝光方式有接触式、接近式和投影式。
（1）接触式曝光：硅片与掩模版紧密接触，光衍射效应小、分辨率高，但对准困难，易摩擦（使掩模版图形变形），掩模版寿命短且成品率低。
（2）接近式曝光：硅片与掩模版保持5～50μm间距，掩模版不易损坏，但光衍射效应严重、分辨率低，线宽大于3μm。
（3）投影式曝光：利用光学系统，将掩模版的图形投影在硅片表面，掩模版不受损伤、套刻精度高，但光学系统复杂、对物镜成像要求高，一般用于3μm以下光刻。目前常见的曝光方式包括光学曝光（UV、DUV）、X射线曝光和电子束直写式曝光。
硅片完成定位和曝光后，器件或电路的图形被以曝光和未曝光区域的形式记录在光刻胶上。通过对未聚合光刻胶的化学分解来使图形显影，即利用显影液溶解掉未聚合光刻胶，就可以把掩模版图形转移到光刻胶。
经过显影后的胶膜会变软膨胀，硬烘焙可将光刻胶通过溶液蒸发固化，使其与硅片表面更好地黏合，同时使其进一步聚合，以保证下一道刻蚀工序能够顺利进行。
在经过显影和硬烘焙后，对图形化过程的首次质量检查就是显影检验。目的是提供工艺性能和工艺控制数据，以及挑选出需要返工的硅片。
通过刻蚀去除被光刻胶覆盖局部的薄膜，将光刻胶上的图形精确地转移到硅片表面。
经过刻蚀之后，就不再需要作为刻蚀阻挡层的光刻胶层了，去胶就是从硅片表面去除光刻胶的步骤。
在基本的图形化工艺过程中，最终步骤是检验。硅片首先在白光或UV照射下接受表面自检，以检查污点和大的微粒污染。随后，通过显微镜检验或自动检验，检查缺陷、图形变形、线宽控制、对准情况等。
生产效率和光刻分辨率是光刻技术的两个核心指标。生产效率决定光刻技术对集成电路工业的经济价值。光刻分辨率决定集成电路的集成度、速度、功耗等性能参数。为获得理想的分辨率、突破更小节点图形技术的瓶颈，多年来技术人员不断探索和开发波长更短的曝光光源及大数值孔径光学透镜。经过 30 多年的发展，光刻所采用的光波波长已经从近紫外（near Ultraviolet，near-UV）区进入EUV区，相应的最小图形分辨率也从20世纪70年代的几微米发展到现在的几纳米。
193nm光刻波长已经达到了分辨率极限，不能再简单地通过降低曝光波长来获得曝光精度。更短波长的EUV光刻技术需要解决高昂的成本问题。数值孔径从传统光刻技术的0.3提升到浸入式光刻技术的1.35后，很难再有突破。电子束直写技术和纳米压印光刻技术都面临低效的生产率问题。
1997年，Steven J. B.等人首先提出双重图形技术（Double Patterning Technology，DPT），通过拆分版图进行两次曝光，有效降低了制作小尺寸图形的难度，获得工艺界的广泛认同。
为降低对光刻波长的依赖性，双重图形技术成为EUV光刻技术成熟之前的过渡技术。即便EUV光刻技术投入商用，未来仍可以通过结合双重图形技术、多重图形技术实现更小的工艺节点。
多重图形技术的原理：将一个密度较大的掩模版图形（简称版图）按一定规律拆分为两个或多个密度较小的版图，使拆分后的每个版图都满足光刻可分辨（在每一层中都不出现最小间距），以保证芯片制造能够顺利进行。其中，间距指两个相邻对象之间的最小距离。
图形拆分过程可以视为有条件的间距问题，需在设计规则基础上定义一些拆分规则，如最小允许周期、最小允许线间距、最小允许拐角至拐角距离等。违反拆分规则的位置被称为冲突，拆分过程就是消除冲突的过程。拆分模式可分为两类：一种模式允许引入切割解决冲突，称为缝合；另一种模式不允许引入切割，只能自然分解或重新设计版图，称为非缝合。对于一些复杂图形，往往需要引入切割才能满足拆分规则的要求。
多重图形技术包括光刻-刻蚀-光刻-刻蚀（Litho-Etch- Litho-Etch，LELE）工艺、光刻-冻结-光刻-刻蚀（Litho-Freeze-Litho-Etch，LFLE）工艺、自对准双重图形成像（Self-Aligned Double Patterning，SADP）工艺，以及自对准四重图形成像（Self-Aligned Quadruple Patterning，SAQP）工艺。
首次光刻上胶之前，将硅片表面氧化两次以产生两种不同材料的氧化层。在第一次曝光后，先刻蚀掉氧化层1并除去剩余的光刻胶，再进行第二次涂胶、曝光、刻蚀。LELE工艺的流程如图2.12所示。
图2.12 LELE工艺的流程
LELE工艺可以解决套刻精度问题，但耗费时间，且实现多重图形的成本会随增加的光刻-刻蚀循环步骤倍增，难以成为工业生产的主流。
在首次曝光之后，需要进行冷冻处理，待留下的光刻胶表层形成保护膜，再继续下一次涂胶与曝光。LFLE工艺减轻了第二次曝光对第一次曝光的影响，流程如图2.13所示。
图2.13 LFLE工艺的流程
LFLE工艺较LELE工艺节省了一道刻蚀工序，但由于最终的刻蚀需要刻蚀两次光刻剩余的光刻胶，因此对刻蚀的要求较高。
SADP工艺主要是通过生长侧壁产生双重图形。由于侧壁存在于第一次显影所留下的光刻胶外，因此它们与第一次生成的结果自动对齐。首次曝光和显影后，对第一层氧化保护膜进行刻蚀，通过沉积形成侧壁。在除去剩余的氧化层（氧化层1）后，对氧化层2进行刻蚀并在硅片上获得图形。SADP工艺的流程如图2.14所示。
图2.14 SADP工艺流程
与其他工艺相比，SADP工艺就降低重叠误差角度而言具有显著优势。
SAQP工艺与SADP工艺相似，相当于连续使用两次SADP工艺，且较SADP工艺在成本上增加不多。由于具有自对准特性，SAQP工艺可以通过结合工业界的自动工艺控制技术来获得较好的套刻精度，更受青睐，具体流程如图2.15所示。
图2.15 SAQP工艺的流程
上海集成电路研发中心有限公司基于SAQP工艺，结合北方华创科技集团股份有限公司（简称北方华创）的NMC 612D刻蚀机，开发了特征尺寸均匀性、线宽/线边粗糙度和周期漂移等关键工艺指标都达到要求且符合量产要求的鳍结构集成工艺流程，能有效解决193nm浸没式光刻机受到的限制，可以通过两侧侧壁图形化使鳍的密度提升4倍。SAQP工艺需要通过刻蚀实现多次图形转移，对刻蚀工艺要求很高，采用国产鳍刻蚀设备可优化关键刻蚀工艺参数。工艺流程中芯轴1的形貌、芯轴2的形貌、鳍的形貌和具有24nm周期的鳍的周期漂移结果如图2.16所示 [9] 。
（d）
图2.16 鳍结构的形貌（电镜图）
（a）芯轴1的形貌 （b）芯轴2的形貌 （c）鳍的形貌 （d）鳍的周期漂移结果
纳米压印光刻（Nanoimprint Lithography，NIL）技术是美国普林斯顿大学华裔科学家周郁在1995年首先提出的。这项技术具有生产效率高、成本低、工艺过程简单等优点，已被证实是纳米尺寸大面积结构复制方面最有前途的下一代光刻技术之一。截至本书成稿之时，该技术能实现分辨率为5nm以下的光刻。NIL技术主要包括热压印、紫外压印及微接触印刷，是加工聚合物结构最常用的方法。它先采用高分辨率电子束等方法将结构复杂的纳米结构图形制在印章上，然后用预先图形化的印章使聚合物材料变形，从而在聚合物上形成结构图形。
NIL技术应用举例：佳能研发的NIL技术是以机械复制品为基础，将印刷技术和微电子制造技术结合，采用电子束刻蚀技术，避免了光的衍射。它可以解决光学衍射带来的分辨率限制，使电子线路宽度更小。理论上，它的分辨率要高于EUV光刻机。
由于NIL技术的电路图形是直接转移形成的，因此需要纳米级控制技术来精确定位掩模版和硅片，消除颗粒污染物和其他操作。
佳能NIL技术的工作原理如图2.17所示。传统光刻技术首先将用于曝光的树脂涂覆到硅片表面，然后将掩模版上绘制的电路图形投影到硅片上，并发生化学反应。显影后，消除树脂，创建电路图形。NIL技术首先利用喷墨技术将液体树脂的液滴根据电路图形分配到硅片表面，然后使用具有电路图形的模具将图形压印在硅片表面的树脂上。最后，使用紫外光固化树脂并形成电路图形，将模具从树脂上移除 [10] 。
为了更好地实现NIL技术，佳能研发了压印抗蚀剂喷射控制技术、纳米级对准技术和颗粒控制技术，改善了抗蚀剂材料。压印抗蚀剂喷射控制技术可以在分配抗蚀剂时计算最佳分布并根据计算的分布精确分配抗蚀剂。改善后的抗蚀剂材料可在不影响分离力的情况下显著提高填充速度。纳米级对准技术可以实时测量掩模版和硅片之间的位置偏差，通过使用激光照射使硅片热变形来实现对准。颗粒控制技术可以使空气平稳流入NIL设备，并采用颗粒消除装置处理进入设备的颗粒。
图2.17 NIL工艺原理
NIL设备是EUV光刻机的潜在竞争者。截至本书成稿之时，NIL已经可以实现大面积量产，而大日本印刷株式会社（DNP）展示了一幅电子显微镜照片，显示NIL技术已经可以达到14nm的线宽分辨率，相当于具备5nm芯片制程的能力。图2.18所示为微型模压单元。
图2.18 微型模压单元
（a）上面画像 （b）断面画像
此外，佳能通过 NIL 技术成功地将半导体制造中曝光工艺的功耗抑制在传统方法的1/10左右[见图2.19（a）]，因此，这项技术能够通过包括降低成本在内的方法，为半导体制造商实现碳中和做出重大贡献。目前，根据 DNP 披露的情况，NIL设备的大规模生产已经达到可用水平。根据DNP披露的成本数据，NIL设备的成本仅相当于浸没式DUV光刻机的60%，相当于EUV光刻机的77%[见图2.19（b）]。同时，NIL技术已经展示出在高精度半导体图形成形上匹敌EUV光刻机的能力。佳能在2022年10月6日宣布，将在宇都宫大学建设半导体光刻设备的新工厂，预计2025年上半年建成，预计在2025年上半年建成。该工厂将生产用于半导体光刻的NIL设备。不出意外的话，佳能会在不久的将来完成一个看似不可能的任务——用NIL设备取代EUV光刻机！ [11]
图2.19 NIL工艺能耗
（a）曝光工艺功耗 （b）制造设备时的成本比较