下载掌阅APP，畅读海量书库
立即打开
1.传统的电气互连技术定义
在电子产品制造中，任何两个分立接点之间的电气连通称为互连，紧邻两点（或多点）间的电气连通称为连接。一般将电气互连和电气连接统称为“电气互连”。在电子产品的芯片级、元器件/微系统级、电路模块/组件/子系统级组装中，任何一级组装都离不开互连与连接。
将数量众多的电子元器件、金属或非金属零部件、紧固件及各种规格的导线，按设计文件规定的技术要求，装配连接成整件或整机的过程（或技术）称为电子设备装联技术。电子设备装联技术是电气互连技术概念的拓宽，可以认为是广义的电气互连技术。
2.电气互连技术定义的不足
电气互连的传统定义描述了“点与点”或“件与件”之间的电气连接和连通的概念，强调了连接的机械性能和电气互通，而忽视了对机械和电气连通之外的电气性能与物理性能的保障描述，而后者恰是新一代电子产品互连设计制造中更需强调、更为重要的内容。
如果电气互连的概念是对“点与点”和“件与件”之间的电气连接进行了“有形”的描述，那么它对组装延迟、热设计、电磁兼容设计、无线通信、光电互连等“无形”的电气性能和物理性能保障内容以及对振动等系统动态特性设计内容均未能系统地予以概括。
为此，电气互连技术概念或定义在面对新一代电子产品设计制造技术的发展时已显不足。
3.电气互联技术概念的产生
针对电气互连技术传统概念或定义的不足，为了适应新一代电子产品设计制造技术的发展，特别是适应以表面组装技术（Surface Mount Technology，SMT）为代表的电子产品先进组装技术的快速发展需要，国内相关电子先进制造技术专业组和专家经过若干年的酝酿与各种形式的研讨，于“九五”期间正式提出了“电气互联技术”一词及其相关概念，并很快被国防科学技术工业委员会、中国人民解放军总装备部和中国电子科技集团等相关部门与专家认可，将其作为电子产品先进制造技术的标志性技术，列为国防工业先进制造技术的主干技术之一。
4.电气互联技术的定义
电气“互联”技术是传统电气“互连”技术的延伸与扩展，它是指在电、磁、光、静电、温度、湿度、振动、速度、辐射等已知和未知因素构成的环境中，任何两点（或多点）之间的电气连接制造技术以及相关设计技术。
电气互联技术既包含电气互连的“有形”连接概念，又包含为保障电气性能和物理性能，以及与电气连接具有“联系”的“无形”连接的概念，同时将相关现代设计方法也包括在内。这一新定义全面、科学，更能适应新一代组装技术和新一代互联技术发展及研究的需要。
1.电气互联技术的组成
电气互联技术的基本组成如图1-1所示。它由机械工程科学、电子技术与信息科学等基础科学和互联材料、元器件、互联设计、互联工艺与互联设备等基本技术支撑，主要内容包含元器件/微系统级互联技术、印制电路板（Printed Circuit Board，PCB）电路模块/组件/子系统级互联技术、整机/系统级互联技术三大部分。电气互联技术是一门以电子机械工程学科的专业技术为主要基础的综合性工程技术。
2.电气互联技术的作用
电气互联技术的作用是保障点与点、线（缆）与线（缆）、元器件/接插件与基板、组件与组件、组件与整机（系统）、整机（系统）与整机（系统）等电气互联点、件、系统之间的电气可靠连接和“联通”，其技术应用遍及电子产品（设备）制造的各个层面，如图1-2所示。
图1-1 电气互联技术的基本组成
图1-2 电气互联技术在电子产品（设备）制造中的作用
随着电子技术、信息技术的快速发展和向传统设备的快速渗透，以及现代产品的高速电气化进程，电气互联技术在现代产品中的作用越来越重要，电子技术在系统中所占的比重越来越大，相应地，电气互联点、线、件也越来越多，电气互联技术的重要性随之不断提高。可以说，电气互联技术已经发展成现代电子设备设计和制造的基础技术，是电子设备可靠运行的主要保障技术，是电子先进制造技术的重要组成部分，是支持电子信息产业发展的关键技术。
在电气互联技术体系中，涉及很多相似或相近的概念，为便于理解与阅读，本节对有关概念做逐一说明。
1.电气互联技术与电子封装工程
从某种意义上讲，本书所说的电气互联技术与当前广义的电子封装工程概念基本一致。在当前的电子封装工程概念中，将电子封装分为0级、1级、2级、3级共4个级别，如图1-3所示。0级封装是指从晶圆上单一的晶体管制造及其互联（Interconnect）形成裸芯片的过程，工艺技术主要是半导体工艺技术，输出物是裸芯片（Die），这是中文体系常常所说的“互联”；1级封装是指用封装外壳将裸芯片（含多芯片）封装成元器件的器件级封装技术，也就是将裸芯片封装成标准的可直接使用的元器件，这是中文体系常常所说的电子元器件或集成电路（Integrated Circuit，IC）“封装”，主要运用的技术包括引线键合（Wire Bonding，WB）、载带自动键合（Tape Automated Bonding，TAB）、倒装芯片键合（Flip Chip Bonding，FCB）三大共性基础互联技术和包封、密封等共性支撑技术；2级封装是指将1级封装形成的元器件组装到PCB上形成组件的过程，这是中文体系常常所说的“组装”或“电子组装”，主要运用的技术是SMT；3级封装是指将2级封装形成的板卡插装到母板上的整机或系统级封装（System in Package，SiP）技术，这是中文体系常常所说的“装联”或“整机装联”。因此，本书对应的章节名称为器件级封装互联技术、PCB（板级）组装互联技术、整机互联技术等，将器件级封装所用的基板（Substrate）和板级组装所用的PCB统称为互联基板。
图1-3 电子封装工程的层级示意图
2.电气互联技术与SMT
SMT是电气互联技术体系中的主要技术和主要组成部分。SMT作为新一代组装技术，已逐步代替传统的通孔插装技术（Through Hole Technology，THT），成为现代电子产品的PCB电路模块/组件/子系统级电气互联的主要技术手段。SMT技术不断更新，应用范围不断扩大，目前在元器件和微系统级互联中的应用也越来越多。随着电子设备进一步微型化以及器件级系统不断增加，SMT在电气互联中的作用和重要性仍在不断提升。
3.微组装与高密度组装技术
微组装是为了适应电子产品微型化、轻量化与高可靠性需求，实现电子产品的多功能高度集成。采用微互联、微组装设计、混合集成技术发展起来的新型电子组装与封装技术，也是电子组装技术向微米和微米尺度方向的延伸。微组装通常是指将1级封装（器件级封装）所用的引线键合、倒装焊等技术直接应用到板级与系统级组装和封装的技术，是实现电子整机模块化、智能化、复合化的高度整合集成的根本途径。高密度组装是针对整体组件的集成度而言的，通常以单位面积的焊点数来权衡，单位面积的焊点数越多，组装密度越高，必然会采用更小的引脚或焊点间距。高密度组装是一个相对的概念，随着技术的不断发展而不断提升。所以，微组装是针对组装的特征尺寸而言的，而高密度组装是针对组装的集成度而言的，彼此密切关联。
4.微连接与微互联
微连接一般是指对微型对象的焊接方法，但它是一种传统焊接技术之外的焊接方法。它是指由于连接对象尺寸的微小精细而产生的尺寸效应，使得在传统焊接技术中可以忽略的因素（如溶解量、扩散层厚度、表面张力、应变量等），将对材料的焊接性能、焊接质量产生不可忽视的影响，所以必须考虑接合部位尺寸效应的精细焊接方法。微连接技术在工艺、材料、设备等方面与传统焊接技术有着显著不同，采用的方法和形式更多。微连接这一名称具有针对各类微型对象进行连接的广义性。
微互联一般是指利用微线、微带、微凸点等工艺的互联技术，应用于芯片和元器件封装的芯片互联中，其技术具有特指性。
微互联技术已发展到将互联凸点电极制作在载带引线上并通过自动焊接完成与芯片连接的凸点载带自动键合，以及采用光硬化绝缘树脂并利用其硬化收缩应力完成芯片电极与基板电极连接的微凸点连接等为代表的微凸点连接技术阶段。
5.多芯片组件与2.5D封装
1）多芯片组件
多芯片组件（Multi-Chip Module，MCM）是指多个IC芯片电连接于共用电路基板上，并利用该基板实现芯片间互联的组件。这些元器件通常通过引线键合、载带自动键合或倒装芯片（Flip Chip，FC）的方式未密封地组装在多层互联基板上，经过塑料模塑后，再用与安装方形扁平封装（Quad Flat Package，QFP）或球栅阵列（Ball Grid Array，BGA）封装元器件同样的方法将它们安装在PCB上。MCM是一种典型的高级混合集成组件，需要具备以下几个条件：①基板具有多层导体层；②封装效率＞20％；③封装外壳的I/O引线数量＞100；④有多个专用集成电路（Application Specific Integrated Circuit，ASIC）或超大规模集成电路（Very Large Scale Integration Circuit，VLSIC）等。
MCM可以分为MCM-Z、MCM-L、MCM-C和MCM-D四大类。其中，Z、L、C和D分别代表零（Zero）、层压板（Laminate）、陶瓷（Ceramic）和沉积（Deposited）。在四类MCM中，MCM-Z中的组件不使用基板，而是芯片到芯片、芯片到封装的直接互联；MCM-L中的组件基板采用细导线PCB技术，在塑料层压介电板上涂覆Cu导线；MCM-C中的组件基板为共烧陶瓷，并采用厚膜（丝网印刷）技术制作导体图样；MCM-D是指通过在介电材料（有机或无机材料）上进行薄膜沉积金属来完成互联，陶瓷、玻璃、硅（Si）或金属等都可用作基板，有时也把具有Si基板的MCM-D称为MCM-Si。此外，后三类MCM还派生出MCM-D/L、MCM-D/C、MCM-D/Si等封装结构。
MCM的特点主要有高速度（高频）、高密度、高可靠性及低成本等。MCM产品将多个裸芯片高密度地安装在一起，缩短了传输路径，使得信号延迟大幅度减小，从而提高了工作频率，易于实现组件高速化。MCM电路图形可实现100～20μm的导体线宽/间距、150～50μm的埋孔直径、300～200μm的通孔直径、250～150μm的焊盘直径以及100～30μm的层间厚度，提高了安装效率（总面积/组件基板面积）。例如，SMT的安装效率为5％～15％，板上芯片（Chip on Board，COB）约为30％，而MCM-L为30％～40％，MCM-C为30％～50％，MCM-D可达70％以上。相比之下，MCM具有更小的整机/组件封装尺寸和更轻的质量，通常体积可减小1/4，质量减轻1/3，且通过缩短元器件和芯片间的互联尺寸提高产品可靠性。此外，MCM技术比一般的SMT等技术成本低25％～50％，其中MCM-L在降低成本方面最有前景。尽管使用MCM具有诸多优势，但它仍然存在不足，其中最主要的问题是MCM产品中的元器件如何保持各自的成品率。
2）2.5D封装
业界为了更好地体现电子封装技术的演变历程，常将系统级封装（SiP）区分为2.1D、2.2D、2.5D、3D封装等。关于2.5D封装，实际上并无严格的学术定义，一般指的是芯片之间通过转接板（或称为中介层）、硅桥、高密度重布线层（ReDistribution Layer，RDL）、硅通孔（Through Silicon Via，TSV）等互联手段实现的SiP封装。判断是否为2.5D封装的核心是根据是否使用了“中介层”，而不是TSV技术。换言之，在一个封装结构中局部采用了TSV进行垂直互联，但是整体集成时采用了前述“中介层”，依然认为是2.5D封装。如果没有前述“中介层”，运用TSV垂直互联直接实现系统集成则称为3D封装。目前比较常见的2.5D封装有台积电开发的CoWoS技术、Intel公司开发的EMIB技术以及日月光半导体公司开发的FOCoS技术等。
6.立体组装与混合组装
立体组装是指通过母板、垂直互联等技术将多个电路模块进行立体组合的组装互联工艺技术。基于此，通常将多芯片层叠组装称为“芯片立体组装”，或者将多个电路模块立体组合件再次进行立体组合称为“整机立体组装”。
混合组装一般用于表示插装与贴装元器件共存的电路产品的组装工艺技术，实际含义是“插、贴混合组装”。近些年，裸芯片与有外封装的元器件在同一基板和封装体中共存的组装工艺技术快速发展，这种“芯片器件混合组装”技术也常简称混合组装。混合组装也可以指有铅与无铅的混合组装，如采用有铅焊料组装无铅元器件和采用无铅焊料组装传统锡铅（Sn-Pb）元器件，均属于混合组装工艺。
7.片上系统、封装体上封装与系统级封装
片上系统（System on Chip，SoC）是指将完整的电子系统或子系统集成在单个芯片内部。该芯片内部可以集成微控制器、数字信号处理器、存储器、射频发射器等嵌入式硬件以及必要的嵌入式软件来完成特定的功能。
封装体上封装（Packaging on Packaging，PoP）也称为叠层封装，是采用两个或两个以上的BGA堆叠而成的一种封装方式。PoP结构通常采用BGA焊球结构，将高密度的数字或混合信号逻辑器件集成在PoP的底部，满足了逻辑器件多引脚的需要。
系统级封装（SiP）是指将多种功能芯片（包括处理器、存储器等功能芯片）集成在一个封装体内，从而实现一个基本完整的功能。
8.3D封装与TSV
3D封装是在垂直方向上叠放两个或两个以上芯片的封装技术，它起源于快闪存储器（NOR/NAND）及同步动态随机存储器（SDRAM）中的PoP技术。由于3D封装中的芯片堆叠保持在垂直方向上，因此对于实现垂直方向上芯片互联的方式显得尤为重要。典型的芯片垂直互联方式有WB、PoP和TSV 3种。
TSV是一项高密度封装技术，正逐渐取代目前工艺比较成熟的WB技术。TSV互联技术是实现垂直堆叠芯片之间信号连接的核心技术之一，它可以实现芯片连接的高效性和低功耗。据统计，TSV可以将Si、Ge芯片的功耗降低40％左右，同时TSV的高频特性出色，可以减小传输延迟、降低噪声。
9.芯粒封装技术与面板级封装
1）芯粒封装技术
芯粒封装（Chiplet）的概念最早出现在2014年海思（HiSilicon）与台湾积体电路制造股份有限公司（简称台积电）的晶圆级封装（Wafer Level Package，WLP）产品上，是指预先制造好、具有特定功能、可组合集成的晶片。芯粒封装既指代一种IP核，也指代一种设计模式，为了将IP核重用而将其芯片化并单独封装起来。Chiplet在2020年的美国国防部高级研究计划局的公共异构集成和IP重用战略项目中真正得到推广。与传统的单芯片方案相比，芯粒封装的设计良率更高、成本更低。
芯粒封装技术是一种利用先进封装方法将不同工艺/功能的芯片进行异质集成的技术。这种技术设计的核心思想是先分后合，即先将单芯片中的功能块拆分出来，再通过先进封装模块将其集成为大的单芯片。“分”可解决怎么把大规模芯片拆分好的问题，其中架构设计是“分”的关键（需要考虑访问频率、缓存一致性等）；“合”是指将不同功能的部分合成在一颗芯片上，其中先进封装是合的关键（需要考虑功耗、散热、成本等）。目前，主流的芯粒封装方式有通过硅通孔进行堆叠并采用硅桥完成芯片的大面积拼接或采用中介层来完成芯片的连接。其中，中介层可以分为有源中介层和无源中介层，这些封装方式按照结构又可以分为2D封装、2.5D封装以及3D封装等。
采用芯粒封装技术通常有以下4个优势：①芯片可分解成特定模块，使单个芯片变得更小，并且可以选择合适的工艺以提高工艺良率，摆脱制造工艺的限制，降低成本；②芯片可以被视为固定模块，并且可以在不同产品中进行复用，具有较高的灵活性；③可以集成多核，能够满足高效能运算处理器的需求；④相较于更先进的半导体工艺制程，芯粒封装的综合成本更低、收益更高。
2）面板级封装
面板级封装（Panel Level Package，PLP）是将晶片切割分离成多个裸片，并在同一工艺流程中进行封装。与传统的晶圆级封装相比，面板级封装采用PCB、玻璃基板等方形载板，可以增加封装面积，具有生产效率高、生产成本低、适合大规模生产的优势。