下载掌阅APP，畅读海量书库
立即打开
在1987年以前，全球集成电路行业唯一的商业模式是集成器件供应商（integrated device manufacturer，IDM）模式，即在企业内部完成芯片的设计、生产、封装测试3个流程。直到1987年，张忠谋创立了全球第一家半导体专业代工厂（foundry）——台积电，使得集成电路制造行业的发展有了历史性飞跃。至此，新的集成电路制造模式诞生，除了晶圆代工的Foundry模式，还包括Fabless模式（只专注于芯片设计，而将加工制造委托他人）。半导体企业不同的主要商业模式及代表企业如表1-6所示。
表1-6 半导体企业的主要商业模式
芯片制造包括Si晶圆制造、芯片设计、晶圆制造、芯片封装和芯片测试等。
集成电路制造的原材料是极其纯净并且几乎无缺陷的单晶形式的Si，一般用于集成电路制造的Si晶圆的纯度需要达到“9个9”（即99.9999999％）以上。
Si晶圆的加工流程：首先生长成一个约1 m长的圆柱体（又叫硅碇），然后将硅锭切割成上百个很薄的晶圆片。具体的加工流程包括拉单晶、切片、倒角、抛光、清洗等。
在尺寸定义上，8 in Si晶圆的直径为200 mm，12 in Si晶圆的直径为300 mm。
从Si晶圆掺杂类型上，Si晶圆分为N型、P型和本征型。
芯片设计包括前端设计和后端设计，先进行前端设计，再进行后端设计。在前端需求分析后定义芯片规格，再进行设计、优化、布局布线等，具体流程如图1-10所示。
图1-10 芯片的前后端设计流程
芯片设计流程又分为半定制和全定制设计流程，具体见图1-11。
晶圆制造流程十分复杂，主要包括晶圆清洗、氧化、匀胶、烘焙、光刻、显影、刻蚀、去胶、离子注入、清洗、薄膜沉积、研磨抛光及测试等。
（1）晶圆清洗：对晶圆进行清洗，去除表面污染物，保证表面光滑平整。
（2）氧化：在高温下，通过氧气（O 2 ）在晶圆表面流动形成SiO 2 层，作为保护膜。
（3）匀胶：通过旋涂工艺，将光刻胶均匀地旋涂在晶圆表面。
（4）烘焙：对光刻胶进行烘焙，为后续工艺做准备。
图1-11 半定制和全定制设计流程
（5）光刻：使用特定波长的光使光刻胶发生物理化学反应，从而把电路图形传递到晶圆表面。
（6）显影：去除可溶于显影液的光刻胶，完成图形从掩模版到晶圆上的转移。
（7）刻蚀：使用化学或物理方法去除晶圆上未被光刻胶保护的区域，完成图形的向下传递。
（8）去胶：去除上层残余的光刻胶。
（9）离子注入：向晶体中引入不同类型的杂质原子，并控制其浓度和深度，从而形成特定的电荷分布。
（10）薄膜沉积：在晶圆表面形成均匀且厚度合适的材料层。
（11）研磨抛光：通过物理研磨作用与化学腐蚀作用的有机结合，对晶圆表面进行平滑处理，并使之高度平整。
（12）测试：对芯片进行测试，确保其性能符合标准。
不同种类集成电路器件的设计区别很大，相应的制造工艺流程也不相同。我们以最常见的逻辑器件和存储器件为例，简要介绍相关工艺流程。
逻辑器件是主要以CMOS为基础的数字逻辑器件，能够执行各种计算任务，包括数据处理、控制指令执行等。逻辑器件主要依靠平面工艺制备而成，简单来说，包含前道、中道和后道工序。前道工序的步骤为：首先在Si衬底上划分制备晶体管的区域，然后通过掺杂形成N型区域和P型区域，最后制备栅极、源极和漏极；中道是使用金属钨（W）将前道与后道相连；后道主要包含若干层的导电金属线，一般是铜（Cu）互联或者铝（Al）互联。一个典型的逻辑器件剖面示意图如图1-12所示。
图1-12 一个典型的逻辑器件剖面示意图
现代CMOS逻辑工艺流程（以90 nm节点为例）基本如下：基底一般是直径为200 mm（约8 in）或300 mm（约12in）的P型硅或绝缘体上硅（SOI）。首先形成浅槽隔离（shallow trench isolation，STI），接着形成n阱区域（PMOS晶体管）和p阱区域（NMOS晶体管）并对阱区域分别选择性注入掺杂。随后进行NMOS和PMOS晶体管栅氧生长并形成多晶栅层叠。多晶栅层叠图形化后再氧化、补偿和主隔离结构，接着完成n/p沟道MOS的轻掺杂漏极（lightly doped drain，LDD）工艺和源极/漏极注入掺杂。然后进行刻蚀和钨塞填充形成接触孔，到此为止，NMOS/PMOS晶体管形成，也意味着前端制程完成。后端制程首先通过单镶嵌技术形成金属 1（第一金属层），其他的互连通过双镶嵌技术实现。通过重复双镶嵌技术实现多层互连完成后端制程，可以简单概括为以下几个步骤 ［3］ 。
（1）要形成浅槽隔离，可先对Si衬底进行热氧化，然后通过低压化学气相沉积（low pressure chemical vapor deposition，LPCVD）的方式沉积一层氮化硅（Si 3 N 4 ），接着通过光刻等技术形成有源区，最后利用离子刻蚀在Si衬底上刻蚀出浅槽，利用化学气相沉积（chemical vapor deposition，CVD）在槽内填充氧化物，之后通过化学机械研磨使表面平坦化，最后在表面生长一层牺牲氧化层。
（2）n阱和p阱的形成包括掩模形成和穿过薄牺牲氧化层的离子注入。
（3）先用湿法去除牺牲氧化层，通过热氧化生长第一层栅氧，后打开核心区域掩模，浸入氟化氢（HF）溶液中，接着在核心区域热氧化生长第二层栅氧，从而形成栅氧和多晶硅栅。补偿隔离用于隔离轻掺杂漏极离子注入所产生的横向效应（对于90 nm节点来说是可选项，对于更高节点而言则是必选项）。
（4）有选择地对n/p沟道MOS的LDD进行离子注入，随后采用尖峰退火去除缺陷并激活杂质形成nLDD和pLDD。沉积四乙基原硅酸盐（tetraethoxysilane，TEOS）氧化物和氮化物的复合层，然后对其进行离子回刻蚀，从而形成复合主隔离。
（5）掺杂形成源/漏极。
（6）形成自对准多晶硅化物、接触孔和钨塞。
（7）利用单镶嵌技术（即沉积金属间介质层并进行图形化和氧化物刻蚀）形成金属 1。
（8）通过先通孔双镶嵌工艺实现通孔-1和金属-2的互连。
存储器件用于数据存储，主要包括DRAM和闪存。同逻辑器件相比，其设计相对简单，制造时所需要的光刻层也较少。在此不再展开。
芯片封装是指切割芯片上的晶粒以进行晶粒间连接，通过引线键合连接外部引脚，然后进行成型。封装的作用是使电子封装器件免受环境污染，使芯片免受机械冲击，提供结构支撑、电绝缘支撑保护等。具体工艺流程如下。
（1）晶圆研磨（wafer grinding）：将晶圆的厚度研磨至所需规格，以便后续加工，降低成本，增强散热性能。
（2）晶圆固定（wafer mount）：将晶圆固定在载体上，确保晶圆在后续加工过程中保持稳定，防止损坏。
（3）晶圆切割（wafer dicing）：用切割刀或激光将晶圆上的芯片切割分离成单个晶粒，以便进行进一步的封装。
（4）芯片贴装（die attach）：吸取晶粒，用环氧树脂将其吸附在引线框上。
（5）环氧树脂固化（epoxy cure）：加热固化用于粘接芯片的环氧树脂，确保芯片与基板之间的粘接强度，保证机械稳定性和介电性能。
（6）引线键合：通过控制超声波、力、温度、时间等，将焊盘与引线框通过金（Au）/Cu/银（Ag）/Al导线连接。
（7）成型：使用环氧树脂模塑料（epoxy molding compound，EMC）对产品进行密封，以防止模具或金线被损坏、污染和氧化。
（8）后固化（post mold cure）：提高材料的交联密度，缓释制造应力。
（9）激光打标（laser marking）：使用激光在封装表面标记产品信息，如型号、批号等，便于产品追溯和识别，确保生产和管理的可追溯性。
（10）垃圾去除（de-junk）：移除拆卸引线框的阻尼条。
（11）飞边去除（de-flash）：清除封装本体和引线周围的EMC残留物。
（12）电镀（plating）：利用金属和化学手段，在框架表面镀上一层镀层，以防外界环境的影响，而且使元器件在印刷电路板（printed circuit board，PCB）上焊接更容易并提高导电性。
（13）修形（trim/form）：修整和成形引脚，使其符合设计规格，确保引脚形状和尺寸符合标准，以便于后续焊接和安装。
（14）测试（test）：出厂前进行静态测试、动态测试及可靠性测试，以确保产品的质量。
（15）包装（packing）：保护产品，在流通过程中方便运输。
其中（1）～（6）为前段，余下步骤为后段。