1.3 CXL的提出与发展

2019年，Intel在PCIe 5.0的基础上添加了内存语义访问和缓存一致性控制机制，提出了第一个支持各种类型主机和设备之间高带宽、低延时互连的开放工业标准CXL。由于其高速一致性控制建立在PCIe规范的基础之上，因此具有较好的兼容性。内存语义和缓存一致性的实现，既允许在系统内存层次结构上添加SCM而无须占用内存总线通道，又降低了数据移动对CPU及内存资源的消耗，同时缩短了数据访问路径及时长。进一步地，CXL 3.0实现了多级交换机，提升了系统的灵活性和扩展性，并引入了“内存共享”的概念，使得多个主机可以同时访问CXL设备的内存区域。此外，CXL 3.0实现的机制是硬件缓存一致性，不需要软件管理的协调，因此有助于提高数据流效率和内存利用率。

随着在行业内的推广，CXL逐渐为企业所广泛接受。继2019年3月发布CXL 1.0后，Intel先后推出了向后兼容的CXL 2.0、CXL 3.0和CXL 3.1。如图1-3所示，Gen-Z、OpenCAPI、CCIX协议逐渐为CXL联盟所合并。随着另外两家CPU巨头AMD、ARM以及NVIDIA的加入，CXL阵营日渐壮大，其联盟成员数量已经超过250个，CXL由此成为行业主导的、极具未来发展前景的互连标准。