下载掌阅APP，畅读海量书库
立即打开
Logos2系列FPGA内置了高速串行收发器模块（HSSTLP），在该系列FPGA内部，每个HSSTLP都支持1～4个全双工收发通道（Lane）。
以封装形式为FBG676的PG2L100H为例，HSSTLP的引脚具体用法如表3-6所示。
表3-6 PG2L100H的HSSTLP的引脚具体用法
HSSTLP的两路电源应满足表3-7所示的硬核推荐工作电压。
表3-7 HSSTLP的硬核推荐工作电压
以PG2L100H为例，HSSTLP电源滤波电容要求如表3-8所示。
表3-8 HSSTLP电源滤波电容要求
续表
注：用户可根据实际情况适当调整电容数量，但必须满足电源纹波的要求。
（1）HSSTAVCC与HSSTAVCCPLL的纹波要求小于10 mV。
（2）HSSTAVCC与HSSTAVCCPLL无上电顺序要求，推荐同时上电。
（3）HSSTLP需要在外部进行AC耦合。
（4）PCIe ×1可以放在任意通道（Lane）上，PCIe ×2必须放在Lane0和Lane1或Lane2和Lane3上。详细的PCIe的HSSTLP通道选择请参考《PCI Express IP用户指南》。
（5）在不使用HSSTLP时，HSSTLP的具体使用方法请参考《Logos2系列单板硬件设计用户指南》。
（6）建议分开设计不同的HSSTLP电源。