下载掌阅APP，畅读海量书库
立即打开
时钟控制信号是F28335各个部分运行的“基准”，各外围部件都以时钟信号为基准有条不紊、一拍一拍地工作。因此时钟频率直接影响了控制器的运行速度，时钟质量也直接影响到控制器的稳定性。F28335时钟与锁相环电路原理如图1-1所示，通过外部振荡器或者外接晶振、外部引脚XCLKIN产生时钟源，之后通过锁相环电路将时钟倍频至150MHz，即F28335工作的主频时钟。
图1-1 时钟与锁相环电路原理图
F28335工作在150MHz时钟频率下，但其外设的工作时钟却各不相同，所以锁相环电路不仅为F28335内核提供时钟，还需要为各种外设提供时钟信号。锁相环电路可以根据需要的时钟频率将时钟源配置成所需要的时钟信号。F28335系统与外设时钟的连接图如图1-2所示，锁相环电路生成低速时钟信号供给低速外设模块如SPI、MCBSP这些串口通信协议，生成高速时钟信号供给高速外设模块如A/D模块、DMA模块、ePWM模块、eCAP模块和eQEP模块。
图1-2 系统与外设时钟的连接图
F28335有丰富的外设资源，在芯片执行主程序时，可能会有外设向CPU发出请求执行突发程序，这时CPU需要中断当前程序，转而去执行突发程序，即开始执行中断服务子程序。待中断子程序执行结束后，CPU会继续回来执行刚才没有执行完的程序。同时，中断可以分为可屏蔽中断和不可屏蔽中断，其中可屏蔽中断可以根据中断优先级来决定是否要立即处理；而不可屏蔽中断，只要有中断请求就要进行中断处理。当多个中断同时触发时，CPU会根据中断优先级来决定先处理哪个中断。