1.2 寄生参数分析与建模

寄生参数指在电路系统中非设计所需要但却真实存在的电感、电容、电阻等电路参数。比如，在电路系统中，薄膜电容器是用来提供容性，但由于实际电容器含有金属电极和引线端子，这些金属不可避免地形成了电阻和电感，尽管电阻和电感值很低，对外部电路作用微小，但却真实存在，这些电阻和电感便被称为寄生电阻、寄生电感。

寄生参数是不可避免的。任何导体都呈现某种程度的阻性和感性，同时，在高频段不可避免地都呈现某种程度的容性。电路设计时，人们通常尽可能地减小寄生参数以降低对电路的额外影响。通常，器件厂商会在数据手册里给出主要寄生参数以供设计者了解并考虑如何降低这些寄生参数的影响。

在电力电子变换器中，常见的元器件有电阻、电感、电容、变压器、功率半导体器件，它们的常见寄生参数模型如图1-2所示。图1-2中展示的只是这些元器件的基础寄生参数网络图，随着元器件的结构不同以及工作频率的提高，这些寄生参数网络可能会变得很复杂。此外，一些常被人们忽略的互连、支撑结构也会带来寄生参数，图1-3就展示了变换器中常见的叠层母排所带来的寄生电感，以及PCB焊盘、电容电极、接地外壳之间的寄生电容。过去，当功率器件开关速度较低或变换器工作频率较低时，整个变换器系统工作在低频电磁环境中，寄生参数对电路影响微弱，因此常被忽略。但是，正如第一节所述，随着功率半导体器件的不断进步，变换器已来到了高频化时代，并且其工作频率还会越来越高，此时元器件及变换器结构所带来的寄生参数网络会越来越复杂，并且对系统工作影响越来越大。若仍然被忽略，则不可避免地会带来种种问题，如电压尖峰、电流不均、门极串扰、电磁干扰和谐振偏移等，很大程度降低系统性能，甚至导致系统无法工作。

随着高频变换器时代的到来，寄生参数不可忽略，且日益重要，本节将详细介绍已有的电力电子变换器的寄生参数相关工作。

1.2.1 功率半导体器件寄生参数

功率半导体器件是电力电子变换器的核心器件，是电能高效产生、传输、转换、存储和控制的关键。功率半导体器件包括芯片以及封装。图1-4展示了一种典型的运用于实际工程中的完整功率半导体器件内部结构，包括芯片、基板（Direct Bonding Copper，DBC）、互连材料（如焊料、键合线）、密封材料（如灌封胶）、外壳等组成部分。功率器件完整结构是通过对半导体芯片进行封装最终形成的。

首先功率半导体芯片，如二极管、MOSFET、IGBT，其内部PN结结构会引入寄生电容，这些电容可以通过半导体物理知识进行解析建模，通常芯片厂商也会通过测试在数据手册里给出具体数值。芯片内部寄生电容通常受到电压影响而不同，为压控非线性电容。此外，芯片内部由于存在互连金属，也会带来一定的寄生电感，但这些电感通常与外部封装和互连寄生电感比起来很小。

其次，封装是功率器件制程中非常重要且必需的工艺技术环节，对芯片起到互连、散热、绝缘、保护等作用，对器件的电气性能、可靠性有重要影响。封装所涉及的键合线、引线框架、基板、密封胶等材料会引入寄生电阻、寄生电感以及寄生电容，下面将分别介绍。

功率器件封装带来的寄生电阻一般由三部分组成：引线框架电阻、键合线电阻以及芯片与基板焊接层电阻。英飞凌公司在其规格为1200V/3600A高性能IGBT模块FZ3600R12KE3的数据手册中标注了由上述封装材料引入的总寄生电阻值为0.12mΩ。可以推算，在电流为3600A时会产生0.43V的额外电压降。IGBT的通态电压降的典型值为1.7V。由封装引入的寄生电阻上的电压降大约占总压降的20%。因此，在一些大功率应用场景，功率模块寄生电阻带来的额外损耗不能轻易忽视。寄生电阻与电阻率和导体的长度成正比，与横截面积成反比。选择电阻率低的键合线，如铜线，并且尽可能缩短布线长度，增大单根键合线面积或者并联多根键合线都可降低寄生电阻。对于芯片与基板的连接层引入的寄生电阻，采用导电率更高的烧结银代替传统的焊料，也可进一步减少模块内部的寄生电阻。

功率器件封装带来的寄生电容在高压模块中受到较多关注，特别是对于高速器件，如SiC MOSFET，因存在较大的电压变化率，将会加剧寄生电容对于器件开关特性以及变换器系统工作的影响。以半桥模块拓扑为例，图1-5展示了由封装引入的寄生电容分布以及对应的等效电路。模块内部的正极铜层、输出铜层、负极铜层以及散热基板之间均存在寄生电容。正极与输出极寄生电容 C ₁₂ 、负极与输出极寄生电容 C _2n 分别与上下桥臂芯片并联，相当于增大了器件的输出电容，一定程度上会增大开关损耗。 C _out 为输出极对地电容，是共模噪声的传导路径主要构成部分之一，对共模噪声有重要影响。因此，减少封装寄生电容对于抑制共模电磁干扰（Electromagnetic Interference，EMI）有着重要的作用。参考文献[9]指出芯片功率回路的寄生电容主要由DBC陶瓷层的厚度决定的，陶瓷层越厚，寄生电容越小。但是，较厚的陶瓷层厚度会增加模块的热阻，降低散热能力。参考文献[10]通过减小SiC半桥模块输出铜层面积的方式减小了寄生电容，降低了器件在开关过程中产生的对地电流。参考文献[11]通过芯片倒装焊接技术降低了输出极对地电容，有效降低了共模EMI。上述模块均为传统的单层DBC结构形式。参考文献[12]提出了一种双层陶瓷基板结构，利用中间铜层屏蔽表面铜层与接地铜层直接的电场，进而大幅减少对地寄生电容。同样地，参考文献[13]提出一种COC（Chip-On-Chip）封装结构，将SiC芯片堆叠放置，两块DBC基板位于两侧，进而可利用中间铜层进行电场屏蔽，实现极低的输出极对地电容，达到抑制共模EMI的效果。实际上，对于不同的封装结构以及电路拓扑，功率器件中的寄生电容分布也并不相同。比如，在一些模块，也存在着芯片门极对散热基板的寄生电容，这需要结合具体应用对功率器件寄生电容进行建模分析，从而找到减少封装寄生电容的有效方法。

功率器件封装带来的寄生电感是现有研究中受到关注度最高的寄生参数。图1-6展示了单芯片构成的功率器件寄生电感分布以及等效电路。由封装互连金属引入的寄生电感有漏极电感 L _d 、共源电感 L _s 和驱动电感 L _g 。 L _d 一般来源于正功率端子、DBC铜层、焊接层材料。 L _s 一般来源于负功率端子、封装内部键合线。 L _g 一般来源于键合线及栅极引脚。不同位置的寄生电感对于功率器件的开关过程的影响各不相同。参考文献[14]指出漏极电感会在关断过程感应出瞬态电压，导致器件承受更高的电压应力。共源极寄生电感会降低开关速度，进而带来开关损耗的增大。当栅极寄生电感比较大而驱动电阻又比较小时，会造成驱动电压变化缓慢，影响开关时间，同时造成栅源过电压 ^[15] 。因此，为了更好地使用器件，尤其是具备高速开关能力的器件，发挥其高频特性，必须要减少封装产生寄生电感。对于低寄生电感的封装结构，已有大量的研究。根据结构特点可分为三种：改进引线键合结构、混合封装结构以及平面封装结构。传统引线键合结构因其工艺成熟、成本低的优势仍是目前Si基功率模块以及部分SiC基模块的主要互连形式，但往往会带来15nH以上的寄生电感。为降低寄生电感，改善型的引线键合结构被陆续提出，如铜夹型 ^[16] ，内部集成去耦电容型 ^[17] ，或者优化模块芯片布局 ^[18] ，可以将寄生电感降低到10～15nH左右。但是，引线键合结构因2D换流回路的限制，对于寄生电感的改善程度仍然有限。混合封装结构，可以在引线键合结构的基础上，将2D换流回路改进成3D换流回路，利用互感的抵消原理进一步减少寄生电感。参考文献[19]提出一种DBC与DBC混合封装的层叠功率模块结构，利用第二块DBC基板形成3D换流回路，将寄生电感降低到6.3nH。参考文献[20]提出一种柔性PCB与DBC混合封装的功率模块结构，利用同样的原理将回路寄生电感减小到0.79nH，实现了较大突破。平面封装可以通过固体垫片或焊料等方式实现芯片表面与其他平面结构互连，如PCB或DBC基板等。赛米控公司在2011年提出了一种SKiN型平面封装结构，通过银烧结技术将柔性PCB烧结到芯片表面源极，实现3D换流回路。基于SKiN技术设计出的1200V/400A的SiC功率模块，能够用将寄生电感减小到1.4nH ^[21] 。此外，将功率芯片夹在双DBC之间的“三明治”型平面封装结构 ^[22-23] ，不仅可以降低模块寄生电感，也利于实现双面散热，减少模块整体热阻。

综上所述，功率器件封装带来的寄生参数会带来电流电压应力增加、开关损耗增加以及高频电磁干扰等系列问题。因此，减少封装寄生参数对于提高功率器件性能、增强系统稳定性和可靠性具有重要意义。除了关注寄生参数的绝对大小外，对于多芯片并联功率模块，也需要对各芯片回路寄生参数的对称性设计予以重视。由于封装结构导致的寄生参数不对称分布会影响电流在芯片间的均衡分配。不均衡的电流会使并联芯片间产生不对等的损耗、电压和电流应力，容易在某个芯片上形成更高的过冲应力。承受较高过冲电流的芯片可能会运行在安全工作区（Safe Operating Area，SOA）以外，进而引发失效。因此，为了模块能够安全运行，系统将被迫降额运行。参考文献[24]指出常用1200V IGBT功率模块的两芯片并联降额率约为15%，4芯片并联降额率达到19.6%。调整键合线布局 ^[25] 和长度 ^[26] ，优化引线框架结构 ^[27] 以及DBC布局 ^[28] 对于实现并联芯片回路的寄生电感均衡性设计都有一定作用。功率器件设计者可以根据实际应用场景，参考上述设计方法对模块进行综合设计。

1.2.2 磁元件寄生参数

变换器中的磁元件主要包括电感和变压器，主要功率等级从W到百kW级别，工作频率为kHz到MHz级别。对磁元件寄生参数分析由来已久，其主要包括与损耗相对应的寄生电阻、与绕组间电场相关联的寄生电容，以及与漏磁通相关联的寄生电感（通常叫漏感），下面将对这三部分分别进行介绍。

磁元件损耗包括绕组损耗，也称为铜损，以及磁心损耗，也称为铁损。从电路模型上看，与铜损相应的是绕组寄生电阻，与铁损相应的是磁心寄生电阻。对于磁元件寄生电阻的建模主要就是损耗建模，由于磁元件损耗往往占变换器总损耗的相当比例，因此其损耗建模长期受到关注。

首先对于绕组，主要难点在于交流损耗的建模。工程上应用广泛的建模方法是有限元（Finite Element，FE）数值仿真，其可以计算出任意形状的绕组结构在不同电压电流激励下的损耗。但对于复杂绕组结构，仿真速度通常较慢，同时难以揭示结构尺寸与损耗之间的解析关系，不便于磁元件的正向设计。因此与之并行的，绕组损耗的解析模型也长期以来受到关注。早期研究人员通过将实际磁元件绕组结构化简成一维（1D）矩形，可以通过DOWELL解析模型较为精准地计算绕组的损耗，此经典模型假设绕组电流密度分布只与绕组厚度方向位置有关，因此是其损耗计算是1D的。上述假设在很多高磁导率磁心构成的平面变压器中是成立的 ^[29] 。然而，上述理论依赖于一个重要假设便是磁场强度在等效矩形导体宽度方向均匀，但实际很多情况下上述假设有较大误差，如绕组没有占满磁心窗口空间、磁心有气隙、绕组间距大等，此外这个模型也忽略了绕组的端部效应、磁心漏磁效应、电压/电流激励非正弦效应等，而这些实际工程中存在的情况也会降低DOWELL模型的精度。为了提高对绕组损耗解析建模的精度，不少研究对DOWELL 1D模型进行了修正 ^[30-31] 。进一步，为了适应更广泛的绕组结构和激励形式，参考文献[32-34]提出利用静态场仿真与半经验解析计算融合的方法可以有效地产生一种与频率相关的绕组损耗矩阵，这种方法适用于任意形状（包括1D、2D或3D），并且适用于不同的非正弦波形。此外，还有很多类似的解析方法对特定的绕组结构、绕线形式（特别是Litz线）及激励形式进行改进的工作，以及通过实验测量的方式来获取绕组损耗，这里就不一一列举了。

为了减少绕组的交流损耗，通常人们采用接近趋肤深度的Litz线或薄铜层来代替粗线或厚铜层，但这会带来更多的绕线匝数，进而加剧临近效应。参考文献[35-37]详细对比了在不同的绕组结构和激励下如何平衡趋肤效应和临近效应以及直流电阻，参考文献[38-39]给出了相应的优化设计规则。此外，气隙（特别是电感气隙）会产生漏磁通，进而给绕组带来额外损耗，为此学者提出了分布气隙或准分布气隙磁心结构来减小此额外损耗 ^[40] 。进一步，不同的电压电流激励形式会给减小绕组损耗带来不同的结论。比如对于电感，一种常见的电流激励是直流或者低频正弦叠加上高频纹波，在此激励下，参考文献[41-42]提出了采用并联双绕组结构及绕组端部半圆形避让区域结构可以有效地降低此种激励下的绕组损耗。

其次对于磁心，其损耗建模运用最广的是1984年提出的斯坦梅茨公式（Steinmetz Equation，SE） ^[43] ，这是一个经验公式，其指出磁心损耗 P _c 取决于磁心内部最大磁感应强度 B _m 和磁场变化频率 f ，并与斯坦梅茨系数 k ， α ， β 相关，如下式所示：

上述系数通过对磁心在不同的磁感应强度和工作频率下测试数据进行拟合得出的。此方法应用广泛，但其只适合正弦电压电流激励，此外对于具有非线性磁滞回线的磁心材料此方法精度也会降低。为了解决上述问题，参考文献[44-45]提出改进SE（Modified SE，MSE）可以计算非正弦激励下的磁心损耗。进一步，通过将式（1-1）中的频率改为磁感应强度对时间的微分，参考文献[46]得出了通用型的SE（Generalized SE，GSE），其同样可以适应不同的电压电流激励波形。随后，不同的GSE被不断提出以提高公式的精度并扩大公式适用的激励波形和磁心材料范围 ^[47-53] 。

通过以上对磁元件绕组和磁心损耗的建模计算，再通过简单的电路等效便得到了等效寄生电阻。对于磁元件，由于绕组通常有众多导线构成，导线之间会形成复杂的寄生电容网络，这些寄生电容会参与变换器谐振、在功率器件高速开关下（高d u /d t ）产生较大的位移电流、恶化变换器传导干扰、甚至增大功率器件开关损耗，因此不少研究讨论了磁元件寄生电容的建模、抑制与利用。由于变压器寄生电容网络相对复杂，特别是20世纪90年代到21世纪初，高功率密度的平面变压器在通信及电子设备模块电源中的大量应用，很多文献报道了该类型变压的寄生电容建模与利用。最早期时，人们通常通过面积距离简单计算或测量来获得变压器的寄生电容，并在变压器绕组两端加上一个等效寄生电容，或者在一、二次侧不同绕组之间加上一个电容，这样就构成了最早期的变压器寄生电容网络 ^[54-55] 。参考文献[56]首次提出双绕组变压器的6电容模型及等效3电容模型，其考虑了绕组内电容以及绕组间电容，并通过计算静电场能量以及寄生电容网络拓扑关系来推导出不同的寄生电容值。在此基础上进一步将3电容模型推演化简为一个等效寄生电容。在中小功率平面变压器设计中，人们通常通过巧妙的设计一、二次绕组的排布来减小寄生电容，但需要针对不同运用来平衡不同排布结构带来的寄生电容、寄生电感、寄生电阻此消彼长的问题 ^[57] 。

除了变压器寄生电容网络建模，寄生电容本身解析计算也受到了广泛关注。对于电感绕组内部寄生电容，参考文献[58-59]分别对单层绕组、多层绕组进行了建模。对于变压器或耦合电感绕组内部及绕组间电容，参考文献[60-64]进行了详细的阐述。因此，参考文献[65]对其之前寄生电容建模工作进行了全面的总结。首先该研究阐述了磁元件绕组寄生电容建模最基础的层到层寄生电容解析建模工作，详细介绍了针对对齐排列和交错排列两种最常见的不同层绕组排布形式，分别用平行板电容模型和圆筒电容模型进行建模的结果，并进一步考虑利兹线代替粗线绕组时对上述结果的影响。进一步，该文献介绍了不同层绕组在不同连接方式下寄生电容模型的进一步演变，以及当绕组某一层不完整对上述情况的影响。最后文章给出了双绕组变压器完整的寄生电容等效电路模型。除了绕组间寄生电容，绕组磁心之间也存在寄生电容。参考文献[66]回顾了变压器绕组到磁心之间寄生电容的建模工作，并推导了更通用的解析表达式。随着新能源等中大功率应用的兴起，中高电压、中大功率等级、中高频变压器设计越来越受到关注，由于电压等级的升高带来更大的电场能量以及电压变化率，尤其是叠加上高速开关的SiC器件的应用，寄生电容在此类应用对系统工作的影响就更加明显。参考文献[67]讨论了中大功率电感用粗绕组串联和用细绕组并联情况下对寄生电容的影响以及优化工作。

变压器漏磁通带来的寄生电感（或称为漏电感）也是变压器重要的寄生参数。漏磁通指的是没有与一、二次绕组同时交链的磁通，因此对于电感没有此概念。很多谐振变换器会利用变压器自带的漏感作为谐振电感参与电路工作，因此漏感的建模与设计是变压器设计的重要环节，同样漏感建模分析工作可以分为解析和数值仿真两大类。参考文献[68-70]展示了应用广泛的解析建模方法，此方法假设漏磁通在绕组内部及绕组间空隙径向均匀，仅轴向分布。当磁心窗口高度与绕组径向高度接近时，此假设下建模精度较高。但实际磁元件中，一方面考虑绝缘等因素，绕组高度通常小于窗口高度，导致上述假设下的模型精度降低。参考文献[71-72]通过Rogowski系数来计算等效高度来改进上述问题。进一步，如果一、二次绕组高度不一致时，上述模型就不适用了，因此Biela等学者提出了不同的方法来在此情况下改进漏感的计算 ^[73-76] 。另一个方面，对于高频磁元件电压电流激励所带来的趋肤效应和临近效应，也会对漏感建模产生影响。对于工作频率至2MHz的高频变压器，通过Dowell方法或其改进方法 ^[77-78] ，参考文献[79-81]研究了漏感与频率的关系。

对于解析方法无法精确建模的复杂变压器结构，FE仿真被广泛应用来提取漏感，通常FE仿真可以通过计算漏磁场能量或者漏电感矩阵两种方法来获取漏感 ^[82-83] 。但与其他寄生参数建模类似，FE仿真适用于各种磁心及绕组结构，以及不同的激励形式，且精度相对解析公式更高，但通常仿真计算速度慢，且无法解释磁元件结构布局与漏感的普遍内在规律。

1.2.3 电容寄生参数

电容器是变换器中存储电场能量的元件，根据电介质材料及内部结构不同，变换器中常见的电容可分为电解电容、薄膜电容、陶瓷电容、低温共烧陶瓷电容等。其最常见的寄生参数模型见图1-2，包含串联的等效电阻（Equialent Series Resistor，ESR）和等效电感（Equivalent Series Inductance，ESL）。此处寄生电阻是电容器内部电极、互连及端子金属的等效电阻，以及电介质损耗等效电阻的综合。寄生电感则是上述金属部件对应的电感，从电磁场本质角度看，则是电容器内部磁场所对应的等效电感。

对于电容的ESR，主要是通过测量或计算电介质损耗来折算 ^[84-85] 。对于电容ESL，参考文献[86-88]研究了等效寄生电感的计算方法并提出了如何减少的措施。对于变换器高频应用，上述低阶电容寄生参数模型精度降低，参考文献[89-90]提出了基于传输线理论的高阶电容参数，并对多层陶瓷电容开展了具体的建模。虽然传输线模型较为精确，但实际在变换器设计中应用显得过于复杂，因此对于大部分百kHz及以下变换器中的电容，多仍采用低阶模型，只有在分析EMI问题时，会考虑使用高阶电容模型。多数情况，电容器的寄生电感对变换器工作产生不利影响，因此研究人员多考虑如何来进行抑制。参考文献[91]提出了采用补偿网络方法来从系统层面抑制电容寄生电感的作用。

1.2.4 互连结构寄生参数

在电力电子变换器装置中，元器件之间通过金属导体互连，如印制电路板（Printed Circuit Board，PCB）走线、叠层母排、焊盘等，这些导体被称为互连结构。研究人员常关注的互连结构寄生参数为PCB走线带来的功率器件门极回路电感以及主功率环流回路电感。互连结构在中小功率变换器中，因为面积小、回路短，通过PCB上下叠层走线等方式可以有效地降低寄生电感，如果需要计算通常采用有限元仿真建模分析或者实验测量。当然，对于部分百kHz或者更高频率的变换器，也有学者应用射频领域常见的微带线相关理论对PCB走线进行寄生电感的解析建模 ^[92] 。

对于中大功率变换器，电流较大，元器件之间，特别是主功率回路功率器件与支撑电容之间通常采用母排进行互连，通常通过PCB或叠层母排作为电容与功率器件的互连载体。由于母排互连结构通常承受大电流，其寄生电阻、寄生电感与寄生电容都受到一定关注。作为组成功率单元换流回路的关键元件，PCB或叠层母排所引入的寄生参数对于功率器件的开关性能以及系统的可靠性有着重要的影响。因此，对互连结构寄生参数的研究，是高频大功率电能变换装置设计中的重要一环。相比于PCB，叠层母排具有高耐压强度、更大的电流承载能力，以及更高的散热性能，因此更适用于中大功率的变流装置的应用场景。本节以叠层母排为例，对其寄生参数进行介绍。

叠层母排的寄生电阻由导体的材料和形状决定，会带来一定的欧姆损耗。参考文献[93]指出叠层母排的欧姆损耗一般低于10W，相比于功率器件的损耗，可以被忽略。实际上，流过主电路换流回路的电流既有直流分量又有交流分量，对于不同频率的电流需要分别计算叠层母排的等效电阻以及对应的损耗。交流电阻会随着电流频率的增加而显著增大，进而带来更大的损耗。因此，需要结合具体的案例进行分析。

叠层母排寄生电容的大小由有效导体面积以及介电材料厚度决定，其在电路中的分布与实际的拓扑和结构相关。图1-7展示了两电平拓扑的寄生电容等效电路。如果采用正负两层母排结构，如图1-7a所示，电路中只存在正负母排之间的寄生电容 C _pn 。该寄生电容与直流侧支撑电容并联，可以解耦寄生电感以减轻器件关断应力。同时，增大该电容能够降低母线特性阻抗，从而提高高频信号抑制和噪音滤除的效果 ^[94] 。但是，如果采用正负以及交流三层母排结构，如图1-7b所示，则会额外引入正极-交流母排间寄生电容 C _p-AC 、负极-交流母排寄生电容 C _n-AC 以及交流母排对地寄生电容 C _AC-gnd 。 C _p-AC 和 C _n-AC 分别与上下桥臂器件的输出电容并联，进而带来额外的开关损耗。 C _AC-gnd 为共模EMI噪声提供了传导路径，并会导致噪声振幅增大 ^[95] 。对于其他拓扑，如三电平NPC，叠层母排的导体层数会更多，会带来更复杂的寄生电容分布。因此，需要根据不同的电路拓扑和结构对叠层母排寄生电容进行建模分析以及优化设计。

叠层母排具备低电感特性，其原理在于利用了电磁场抵消效应，从电路角度看，两个导体叠层会产生较大互感，在上下导体电流反向情况下，自感与互感会相互抵消从而降低等效寄生电感。对于叠层母排的寄生电感，已有大量的研究资料。参考文献[96]对叠层母排的结构参数进行研究，分析了不同物理结构对母排整体寄生电感的影响。参考文献[97]对母排上的槽口和通孔位置进行研究，通过调整槽口和通孔的位置，来使换流回路的寄生电感保持对称分布。

不同的电力电子变流装置有着不同的拓扑结构和功率等级，一般而言，变流装置的拓扑越复杂，功率密度越高，叠层母排的层数越多，母排的结构会趋向复杂。无论是何种拓扑结构和应用场景，建立准确的叠层母排寄生参数模型，是优化结构布局和设计的重要前提。

1.2.5 寄生参数建模方法

上面详细介绍了变换器主要元器件和结构的寄生参数建模与分析，总的来说，寄生参数建模方法可以分为解析计算法、数值计算法、实验测量法以及混合方法。由于变压器等无源器件相应寄生参数建模方法已有很多文献进行了很好的总结，这里以变换器母排结构以及功率器件封装的寄生电感为例，再拓展介绍一下上面提到几种建模方法。

在解析计算法方面，一般是基于差分形式的麦克斯韦方程组进行推导，进而计算寄生参数。参考文献[98]将叠层母排分成 n 个具有正方形横截面平板导体，通过解析计算微元导体的电感最终合成得到母排寄生电感。参考文献[99]对该公式进行了改进，将切割的正方形横截面改成圆形横截面，以获得更精确的计算结果。然而这种方法对于低频且结构相对规则的叠层母排适用，随着高频化及多电平拓扑的应用，母排结构变得更加复杂，具备了多孔、多槽、多层等特征，解析公式难以准确计算叠层母排寄生电感。对于PCB，参考文献[100]基于PCB走线之间均匀磁场强度和导体横截面内均匀电流分布的前提假设，给出了PCB中环路寄生电感的化简型解析公式。同样地，该公式对于估算低频下薄PCB走线的寄生电感是足够近似的。但是，在高频情况下，由于存在趋肤效应，上述两个假设都不能成立，解析公式不再适用。因此，通过解析公式对于结构寄生参数的建模分析存在着局限性。

数值计算方法，常见如有限元分析法（FEA）、部分元等效电路法（Partial Element Equivalent Circuit，PEEC）已被广泛应用于结构寄生参数的分析与提取。FEA法是从电磁场的角度，将计算对象所处空间进行微小的网格划分，根据每个网格的边界条件单独求解电磁场方程，这样可以将每个网格内的电磁场二阶微分方程化简为低阶或者代数方程，大幅提高计算速度，进而快速地获得整个结构的电磁场以及与之对应的寄生参数。参考文献[101]利用有限元仿真ANSYS Maxwell分析了关键物理结构，如孔、端子等对叠层母排寄生电感的影响，修正了经典的母排电感解析公式。参考文献[102]通过有限元仿真COMSOL对功率器件的寄生电感进行了提取，分析了软件的配置参数以及边界条件对仿真精度的影响。但是，当仿真模型的物理结构变得更加复杂时，FEA全场仿真需要大量的计算，对于计算机的硬件性能有着较高要求，并且仿真时间较长，有时收敛性也较差。PEEC方法使用麦克斯韦积分方程代替微分方程，从电路角度来解决电磁问题，可以减少仿真成本 ^[103] 。参考文献[104]利用PEEC法将复杂叠层母排结构分割成适当数量并易于计算的小单元，然后通过Q3D分别计算提取单元导体电感，最后使用高阶T型或者π型电路串并联得到等效电路模型。参考文献[105]利用PEEC法对Boost PFC电路的寄生参数进行建模，进而对EMI噪声进行分析，并对电路布局进行优化设计。

实验测量法分为直接测量法和间接测量法两种。直接测量法一般采用高精密仪器对电路寄生参数进行测量。参考文献[106]利用网络分析仪对功率器件的寄生电感进行提取，建立了器件开关过程中的等效电路模型，并基于该模型对阻尼电路进行了设计。间接测量法可分为时域和频域法。时域法通过构建双脉冲测试回路，测得开关暂态器件两端的电压和电流来计算回路的寄生电感 ^[107-108] 。在频域提取方面，可以通过构建的双脉冲回路 ^[109-110] 或者 LC 谐振回路 ^[111-112] ，测取谐振频率或者频域内的谐振点反推电路中的寄生参数。但是，实验测量法受平台硬件水平以及人为因素的影响较大，难以保证精度。

数值计算法通常可以直接得到对应互连或封装物理结构的自感互感矩阵，但具体物理结构对应的等效寄生电感却与电流路径之间关联，这就受应用场景、电路拓扑以及实际工作状态的影响。下面以一个MOSFET引脚寄生电感为例进行解释。

图1-8以TO247-4pin封装形式的功率器件为例，展示了同样的4个pin脚在不同电路工作状态下对应的不同寄生电感网络。图1-8a展示的是漏-源极以及栅-源极所包围的回路电感，主要用于对直流侧电容与MOSEFT主功率电流回路以及门极回路的整体电感量进行表征，以评估MOSFET关断电压尖峰、振荡所用。在电磁仿真软件，如Maxwell或Q3D中，确定导体的回路路径，即可对回路寄生电感进行直接提取。参考文献[113]利用回路电感模型对NPC三电平拓扑中不同的开关状态下的换流回路寄生电感进行分析，从而对叠层母排进行优化设计，以实现各器件电压应力的均衡性。

但是，在其他的一些应用场景中，比如器件的并联应用，回路电感模型不再适用。这是因为影响电流分配的是各支路的等效寄生参数而不是回路寄生参数 ^[114] 。工程师需要对各并联器件对应的支路寄生电感的均衡性进行设计。此时，需要用到图1-8b的部分寄生电感模型。利用Q3D进行准静态电磁场的数值求解，可以提取包含自感、互感、自阻和互阻等部分寄生参数，以矩阵形式呈现。图1-8b为部分自感模型，即直接用矩阵中的自感作为每一段导体或每一条电流路径的等效电感。该模型优点在于可以直观地看到不同导体段寄生电感在电路中的分布和大小，从而能够有针对性地对各部分结构进行优化设计，以实现各支路寄生电感的均衡性。该模型在内部磁场耦合效应非常弱的情况下，例如，在具有单个铜层或大间隔走线特征的互连结构中，是适用的 ^[115] 。因此，在一些MW级的大功率大尺寸变流器叠层母排工程设计中，常常用提取得到自感作为各支路的等效寄生电感来快速判断结构设计的对称性，并有可能和电流的分布趋势上相吻合。但是，当导体间具备较强的磁场耦合效应时，如互连结构在空间上较为紧凑或者结构中的电流路径比较紧密时，该模型会显得较为“粗糙”，精度会大幅减弱，无法准确对器件以及系统电气特性进行准确评估，并难以进一步对结构进行正向优化设计。参考文献[116]指出只考虑各电流路径的自感而忽略耦合互感时，对于模块总体寄生电感的计算会带来8%的误差。图1-8c为自感和互感模型，即考虑了各导体间的磁场耦合效应。此时，互连结构中各导体段的等效寄生电感是由自感以及耦合互感共同决定的。该模型的优势在于精度较高，并可以通过Q3D将提取到的寄生网络生成对应的SPICE模型并导入到与SPICE兼容的电路仿真器中，从而进一步对器件电气特性或者变流器系统的整体性能进行分析。参考文献[117]基于部分自感和互感模型对叠层母排寄生电感进行建模分析，通过优化母排结构增加互感，从而减少母排的局部等效寄生电感。参考文献[118]基于该模型对功率模块的封装寄生电感进行建模，实验结果表明考虑互感耦合的寄生参数模型与实验测试结果更为接近。参考文献[119]针对多SiC MOSFET并联功率模块，建立了考虑并联支路自感和互感效应的寄生参数模型，重点关注互感耦合效应对于开关瞬态电气特性的影响，并通过优化局部互感降低等效寄生电感。

上面的例子展示了，对于同样的一段物理结构，其寄生电感建模需要与应用场景和电路工作耦合。在电力电子电路中，通常一个周期内有不同的开关状态，因此带来不同的电路工作状态，导致不同的电流路径，如果如图1-8c所示考虑电流路径之间的耦合，则即使对于同一段金属导体，也会有不同的等效寄生电感。在这种情况下，实际工程应用中最佳方案是得到某一段金属导体的等效电感，而不是用数值计算得到的电感矩阵网络再通过场路耦合计算得到电路特性。特别是当互连结构复杂时，比如大于3个器件并联的应用场景，会带来复杂电流路径，进而带来大规模耦合寄生参数网络，此时路-场联合仿真的时间较长，容易不收敛，且无法获得关键结构尺寸与等效寄生电感的内在关系，难以支撑产品快速开发周期及正向设计的要求。

因此，有学者采用数值解析融合的方法获取各支路等效寄生参数。即先通过数值仿真软件提取互连结构的多维寄生参数矩阵，接着根据实际电路关系进行降维推导，进而得到等效寄生参数。参考文献[104]将寄生电感矩阵中每一行的所有元素求代数和，从而得到各支路等效寄生电感，这种方法只适合各导体段具有相同电流时的情况，因此存在局限性。参考文献[120]针对器件并联应用下的叠层母排结构，建立了包含部分自感和互感的寄生电感模型，通过电路关系化简后可以得到不同开关状态下的回路寄生电感，但各并联支路的等效寄生电感仍然无法获得。 YOobUY2fKpSPf6D+j12lEhdS+cv5l2TdTTfTJEBcTAL7aczu4XGVYRN1/Y0Qtyrz