下载掌阅APP，畅读海量书库
立即打开
本书以Xilinx Zynq-7000 系列FPGA为平台，以Verilog HDL和C/ C++语言为基础，结合作者多年的教学经验，系统介绍了FPGA基础知识及Zynq架构、Verilog HDL语法规则、组合/时序逻辑电路一般设计方法、数字逻辑电路HDL设计、Zynq SoC嵌入式开发及Vitis HLS使用方法等内容。全书以PYNQ Z2 开发板为硬件平台，以Vivado、Vitis和Vitis HLS为开发工具，由浅入深、循序渐进，通过多个精心设计的实际案例讲解，让读者逐步掌握基于HDL的FPGA设计、Zynq SoC嵌入式开发以及Vitis HLS IP生成与优化等FPGA设计与开发主流方法。
本书以实例为主线，注重理论与实践相结合，可以作为高等院校通信工程、自动化控制工程、电子工程及其他相近专业的教材，也可作为FPGA爱好者的参考用书。