Verilog HDL（Hardware Description Language）是在C语言的基础上发展而来的一种硬件描述语言，具有灵活性高、易学易用等特点。Verilog HDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/ IC设计领域占据绝对的领导地位。 gv2Biv6UafsOKhyEMPJ94jJKv+LHWcUXbnYEVi3PPOfMh2InbjE2drTenHKDBfXF
