下载掌阅APP，畅读海量书库
立即打开
1 .PCB 电源平面和接地平面的功能
在高速数字系统和射频与微波电路中，通常采用单独的PCB电源平面和接地平面，分别称为0V参考面（接地层或接地平面）和电源参考面（电源层或电源平面），简称参考面。在一个PCB上（内）的一个理想参考面应该是一个完整的实心薄板，而不是一个“铜质充填”或“网络”。参考面可以提供若干个非常有价值的EMC和信号完整性（SI）功能。
在高速数字电路和射频与微波电路设计中采用参考面，可以实现如下要求 [27-29,32-35] 。
① 提供非常低的阻抗通道和稳定的参考电压。参考面可以为元器件和电路提供非常低的阻抗通道，提供稳定的参考电压。一个10mm长的导线或线条在1GHz频率时具有的感性阻抗为63Ω，因此当需要由一个参考电压向各种元器件提供高频电流时，可使用一个平面来分布参考电压。
② 控制走线阻抗。如果希望通过控制走线阻抗来控制反射（使用恰当的走线终端匹配技术），那么几乎总是需要良好的、实心的、连续的参考面（参考层）。不使用参考层很难控制走线阻抗。
③ 减小回路面积。回路面积可以看作由信号（在走线上传播）路径与它的回流信号路径决定的面积。当回流信号直接位于走线下方的参考面上时，回路面积是最小的。由于EMI直接与回路面积相关，所以当走线下方存在良好的、实心的、连续的参考层时，EMI也是最小的。
④ 控制串扰。在走线之间进行隔离和走线靠近相应的参考面是控制串扰最实际的两种方法。串扰与走线到参考面之间距离的平方成反比。
⑤ 屏蔽效应。参考面可以相当于一个镜像面，为那些不那么靠近边界或孔隙的元器件和线条提供一定程度的屏蔽效应。即便在镜像面与所关心的电路不相连接的情况下，参考面仍然能提供屏蔽作用。例如，一个线条与一个大平面上部的中心距为1mm，由于镜像面效应，在频率100kHz以上时，它可以达到至少30dB的屏蔽效果。元器件或线条距离平面越近，屏蔽效果就会越好。
当采用成对的0V参考面和电源参考面时，可以实现如下要求。
① 去耦。两个距离很近的参考面所形成的电容对高速数字电路和射频电路的去耦合是很有用的。参考面能提供的低阻抗返回通路，将减少退耦电容以及与其相关的焊接电感、引线电感产生的问题。
② 抑制EMI。成对的参考面形成平面电容可以有效地控制差模噪声信号和共模噪声信号导致的EMI辐射。
2 .PCB 电源 平面和接 地平面设计一般原则
PCB的电源平面和接地平面设计的一般原则 [27-29,32-35] 请参考“3.1 PCB叠层设计的一般原则”。
电源平面和接地平面在PCB叠层中的位置（层序）对电源电流通路的寄生电感产生重大影响。
在设计之初，就应当考虑层序问题。在高速数字电路和射频与微波电路设计中，高优先级电源应置于距MCU较近的位置（PCB叠层的上半部分），低优先级电源应置于距MCU较远的位置（PCB叠层的下半部分）。
对于瞬时电流较高的电源，相关电源平面应靠近PCB叠层的上表面（FPGA侧）。这会降低电流在到达相关电源平面和接地平面前所流经的垂直距离（电源和地过孔长度）。为了降低分布电感，应在PCB叠层中各电源平面的附近放置一个接地平面。趋肤效应导致高频电流紧密耦合，与特定电源平面临近的接地平面将承载绝大部分电流，用来补充电源平面中的电流。因此，较为接近的电源和接地平面被视作平面对。
并非所有电源和接地平面对都位于PCB叠层的上半部分，因为制造过程中的约束条件通常要求PCB叠层围绕中心（相对于电介质厚度和蚀铜区域而言）对称分布。PCB设计人员选择电源和接地平面对的优先级，高优先级平面对承载较高的瞬时电流并置于叠层的较高位置，而低优先级平面对承载较低的瞬时电流，置于叠层的较低位置。
在高速数字电路和射频与微波电路设计中的PCB通常采用多层板结构 [17-23] 。典型的是采用4层板、6层板、8层板和10层板叠层设计形式，更多内容请参考“3.3 多层板的设计”。
设计射频电路时，电源电路的设计和电路板布局常常被留到高频信号通路的设计完成之后。对于没有经过深思熟虑的设计，电路周围的电源电压很容易产生错误的输出和噪声，从而对射频电路的系统性能产生负面影响。合理分配PCB的板层、采用星型拓扑的V CC 引线，并在V CC 引脚加上适当的去耦电容，将有助于改善系统的性能，获得最佳指标。
合理的PCB层分配便于简化后续的布线处理，对于一个4层PCB（如MAX2826 IEEE 802.11a/g收发器的电路板），在大多数应用中顶层放置元器件和射频引线，第2层为系统地，电源部分放置在第3层，任何信号线都可以分布在第4层。第2层采用不受干扰的接地平面布局对于建立阻抗受控的射频信号通路非常必要，还便于获得尽可能短的接地环路，为第1层和第3层提供高度的电气隔离，使得两层之间的耦合最小。当然，也可以采用其他板层定义的方式（特别是在PCB具有不同的层数时），但上述结构是经过验证的一个成功范例。
大面积的电源层能够使V CC 布线变得轻松，但是，这种结构常常是导致系统性能恶化的导火索。在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输，反之，如果使用星型拓扑则会减轻不同电源引脚之间的耦合。
图3-22给出了星型连接的V CC 布线方案 [36] ，取自MAX2826 IEEE 802.11a/g收／发器的评估板。图中建立了一个主V CC 节点，从该点引出不同分支的电源线，为射频 IC的电源引脚供电。每个电源引脚使用独立的引线，为引脚之间提供了空间上的隔离，有利于减小它们之间的耦合。另外，每条引线还具有一定的寄生电感，这恰好是所希望的，有助于滤除电源线上的高频噪声。
图3-22 星型连接的V CC 布线方案
使用星型拓扑V CC 引线时，还有必要采取适当的电源去耦，而去耦电容存在一定的寄生电感。事实上，电容器等效为一个串联的RLC电路，电容器只是在频率接近或低于其SRF时才具有去耦作用，在这些频点电容表现为低阻。
在V CC 星型拓扑的主节点处最好放置一个大容量的电容，如2.2µF。该电容具有较低的SRF，对于消除低频噪声、建立稳定的直流电压很有效。IC的每个电源引脚需要一个低容量的电容器（如10nF），用来滤除可能耦合到V CC 线上的高频噪声。对于那些为噪声敏感电路（如V CO 的电源）供电的电源引脚，可能需要外接两个旁路电容。例如：用一个10pF电容与一个10nF电容并联提供旁路，可以提供更宽频率范围的去耦，尽量消除噪声对电源电压的影响。每个电源引脚都需要认真检验，以确定需要多大的去耦电容，实际电路在哪些频点容易受到噪声的干扰。
良好的电源去耦技术与严谨的PCB布局、V CC 引线（星型拓扑）相结合，能够为任何射频系统设计奠定稳固的基础。尽管实际设计中还会存在降低系统性能指标的其他因素，但是，拥有一个“无噪声”的电源是优化系统性能的基本要素。
接地层的布局和引线同样是WLAN电路板（如MAX2826 IEEE 802.11a/g收/发器的电路板）设计的关键，会直接影响到PCB的寄生参数，存在降低系统性能的隐患。射频电路设计中没有唯一的接地方案，设计中可以通过几个途径达到满意的性能指标。可以将接地平面或引线分为模拟信号地和数字信号地，还可以隔离大电流或功耗较大的电路。根据以往WLAN评估板的设计经验，在四层板中使用单独的接地层可以获得较好的结果。凭借这些经验，用接地层将射频部分与其他电路隔离开，可以避免信号间的交叉干扰。如上所述，PCB第2层通常作为接地平面，第1层用于放置元器件和射频引线。
接地层确定后，将所有的信号地以最短的路径连接到接地层，通常用过孔将顶层的地线连接到接地层。需要注意的是，过孔呈现为感性。过孔精确的电气特性模型包括过孔电感和过孔PCB焊盘的寄生电容。如果采用这里所讨论的地线布局技术，可以忽略寄生电容。一个1.6mm深、孔径为0.2mm的过孔具有大约0.75nH的电感，在2.5GHz/5.0GHz WLAN波段的等效电抗大约为12Ω/24Ω。因此，一个接地过孔并不能够为射频信号提供真正的接地，对于高品质的PCB设计，应该在射频电路部分提供尽可能多的接地过孔，特别是对于通用的IC封装中的裸露接地焊盘。不良的接地还会在接收前端或功率放大器部分产生辐射，降低增益和噪声系数指标。还需注意的是，接地焊盘的不良焊接会引发同样的问题。除此之外，功率放大器的功耗也需要多个连接接地层的过孔。
滤除其他电路的噪声、抑制本地产生的噪声，从而消除级与级之间通过电源线的交叉干扰，这是V CC 去耦带来的好处。如果去耦电容使用了同一接地过孔，由于过孔与地之间的电感效应，这些连接点的过孔将会承载来自两个电源的全部射频干扰，不仅丧失了去耦电容的功能，而且还为系统中的级间噪声耦合提供了另外一条通路。
PLL的实现在系统设计中总是面临巨大挑战，要想获得满意的杂散特性必须有良好的地线布局。目前，IC设计中将所有的PLL和VCO都集成到了芯片内部，大多数PLL都利用数字电流电荷泵输出通过一个环路滤波器控制VCO。通常，需要用二阶或三阶的RC环路滤波器滤除电荷泵的数字脉冲电流，得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样，可以隔离地回路的脉冲电流通路，尽量降低LO中相应的杂散频率。第三个电容（对于三阶滤波器）应该直接与VCO的接地层连接，以避免控制电压随数字电流浮动。如果违背这些原则，将会导致相当大的杂散成分。
一个PLL滤波器的元器件布置和接地PCB布线示例如图3-23所示 [ 36 ] ，在接地焊盘上有许多接地过孔，允许每个VCC去耦电容有其独立的接地过孔。方框内的电路是PLL环路滤波器，第一个电容直接与GND_CP相连，第二个电容（与一个R串联）旋转180°，返回到相同的GND_CP，第三个电容与GND_VCO相连。这种接地方案可以获得较高的系统性能。
图3-23 MAX2827参考设计板上PLL滤波器的元器件布置和接地示例
一些公司为PCB的叠层设计提供EDA软件，辅助设计人员进行PCB叠层设计。有代表性的是Polar Instruments Ltd.的SB200a叠层设计系统，如图3-24所示。
图3-24 SB200a 叠层设计系统
要设计出合格的PDN，需要使用各种电容（见“6.5 PDN中的去耦电容”）。PCB上使用的典型电容值只能将直流或接近直流频率至约500MHz范围的阻抗降低。频率高于500MHz时，电容取决于PCB形成的内部电容。注意，电源层和接地层紧密叠置会对此有帮助。
应当设计一个支持较大层电容的PCB层叠结构。例如，6层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近，这两层间距为2～4mil，形成一个固有高频层电容。此电容的最大优点是它是免费的，只需要在PCB制造笔记中注明。如果必须分割电源层，同一层上有多个VDD电源轨，则应使用尽可能大的电源层。不要留下空洞，同时应注意敏感电路。这将使该VDD层的电容最大。
如果设计允许存在额外的层（如从6层变为8层），则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2～3mil的情况下，此时层叠结构的固有电容将加倍。电源层放在两个接地层之间的设计 [37] 如图3-25所示，对应不同尺寸，可以获得不同的层叠电容。例如： L = 2in， W = 2.5in， H 1 = 3mil， C TOTAL = 3.2nF； L =10in， W = 10in， H 1 = 3mil， C TOTAL = 64.2nF； L = 2in， W = 2.5in， H 1 = 10mil， C TOTAL = 1.0nF； L = 10in， W = 10in， H 1 = 10mil， C TOTAL = 5.2nF。
图3-25 电源层放在两个接地层之间的设计
一些布局不可避免地具有重叠电路层，如图3-26所示。有些情况下，可能是敏感模拟层（如电源、接地或信号），下方的一层是高噪声数字层。层电容的存在往往会造成很大的问题。例如，在任一层注入信号，将该相邻层交叉耦合至频谱分析仪，耦合到相邻层的信号量 [37] 如图3-27所示。
由图3-27可见，假设一个层面上的高噪声数字层具有高速开关的1V信号，意味着，另一层将看到1mV的耦合（约60dB隔离）。对具有2V（峰-峰值）满量程摆幅的12位ADC，这是2 LSB的耦合。对于某些特定的系统，这可能不成问题，但应注意，如果ADC系统的灵敏度从12位增至14位，耦合会提高4倍，即8 LSB。层耦合将有可能造成系统失效或者性能降低。必须注意的是，两层之间存在的耦合可能超出想象。
图3-26 重叠电路层示意图
图3-27 交叉耦合层实测结果
设计时，应注意减少在目标频谱内的噪声杂散耦合。有些布局会使一些非预期信号或层应交叉耦合至不同层。在调试敏感系统时，应特别注意这一点。
电源平面和接地平面结构是PDN功率传输性能最优良的部分，有效频率非常高。电源平面和接地平面的主要缺点就是表现为电磁谐振腔，谐振频率由平面面积和介质介电常数决定 [33,38] ：
（3-5）
式中， μ 0 为自由空间磁导率； ε 0 为真空介电常数； ε r 为相对介电常数； a 和 b 分别为平面的长和宽。
当电源平面和接地平面对的谐振模式被激励时，电源平面/接地平面对就会成为PCB重要的噪声源，同时也是一个边缘场辐射源。谐振腔的驻波会造成附近的电路和互连严重耦合。
为了解决PCB电源平面和接地平面的谐振问题，通常改变电源平面和接地平面结构的长度和宽度，或直接改变平面结构的几何形状（如采用EBG结构形式，见3.6节），进而改变平面结构可能存在的谐振频率；或改变介质的介电常数和介质厚度，由于介质厚度和平面的输入阻抗成正比，所以减少介质厚度可以降低平面的输入阻抗，从而减少平面谐振的幅度；或对电源平面和接地平面进行分割，以及添加去耦电容等。以上措施使电源平面和接地平面的谐振频率转移到所关心的噪声频带范围之外，从而有效降低电源噪声和电磁辐射。
在高速多层PCB电路中，电源平面和接地平面嵌入在FR-4材料中，为高速信号提供信号返回路径，以及为DC供电电压提供低阻抗路径。由于电源平面和接地平面优异的信号传输特性，也为同步开关噪声（Simultaneous Switch Noise，SSN）的传播提供了噪声耦合路径，因此电源平面/接地岛结构被用于抑制噪声的传播。从信号完整性（Signal Integrity，SI）的观点出发，完整的信号返回路径是高质量信号的前提，而电源平面/接地岛破坏了完整的电源平面和接地平面，会影响信号传输质量。
一种螺旋结构的桥用以连接电源平面/电源岛，不仅保持了SSN抑制性能，而且可以提高信号传输质量。一个尺寸为100mm×80mm的两层PCB结构的电源平面/电源岛示意图 [39] 如图3-28所示，两层金属层分别为电源层和接地层。介质材料为典型的FR-4，相对介电常数 ε r =4.4，损耗角正切tan δ = 0.02。导体层和介质层厚度分别为0.035mm和0.5mm。在电源层上有一个正方形的电源岛，用以抑制SSN的传播。电源岛的边长 a =20mm，开槽间距 p =0.5mm，电源岛的中心位置为（85mm, 40mm）。螺旋结构桥放置在电源岛左边的中心位置处。
螺旋结构桥的宽度 b =2mm，螺旋臂宽度 g =0.1mm，螺旋臂间距 e =0.1mm。用以评估SSN抑制性能的端口1和端口2分别位于（15mm, 40mm）和（85mm, 40mm）处。
图3-28 螺旋结构桥连接电源岛的结构示意图
采用-30dB和-35dB两个比较标准来评估螺旋结构桥的SSN抑制性能。仿真结果显示：在-30dB的SSN抑制标准下，传统矩形结构桥的噪声抑制带隙宽度为3.8GHz（2.2～6GHz），而螺旋结构桥噪声抑制带隙宽度为5.8GHz（0.8～6.6GHz），噪声抑制带宽增大了53％。在-35dB的SSN抑制标准下，传统矩形结构桥的噪声抑制带隙宽度为0.8GHz，（2.86～3.66GHz），而螺旋结构桥噪声抑制带隙宽度为4.1GHz（2～6.1GHz），有效地增大了噪声抑制带宽 [39] 。
由此可知，螺旋桥长路径结构的大电感特性显著提高了噪声抑制的性能，并且螺旋结构桥不需要任何额外尺寸，降低了对其他电路模块的影响，提高了电源平面和接地平面噪声抑制设计的自由度。