下载掌阅APP，畅读海量书库
立即打开
在PCB中有两种潜在的辐射源：边缘辐射和输入至输出的偶极子辐射。这些辐射源会产生EMI（电磁干扰）。
1 .边缘辐射
当非预期的电流达到接地层和电源层的边缘时，便发生边缘辐射。这些非预期的电流可能如下。
① 电源旁路不充分所产生的接地和电源噪声。
② 感性过孔所产生的圆柱形辐射磁场，它在PCB各层之间辐射，最终在PCB边缘会合。
③ 承载高频信号的带状线镜像电荷电流与电路板边缘靠得太近。
在边界处有两种情况：一是接地层和电源层的边缘对齐，如图3-13所示。一个边缘缩回一定的量，如图3-14所示。在第一种情况下，边缘对齐，有些辐射反射回PCB，有些则从PCB透射出去。在第二种情况下，板的边缘形成一个与贴片天线边缘类似的结构。当边缘不匹配量达到20 h 时（ h 为层间距），电磁场在PCB之外有效耦合，产生辐射。
图3-13 边缘匹配的接地电源对产生的边缘辐射
图3-14 边缘不匹配的接地电源对产生的边缘辐射
2 .输入至输出偶极子辐射
当驱动电流源通过接地层之间的间隙时，便会产生输入至输出的偶极子辐射，这是产生辐射的主要机制。
当使用隔离器时，根据其自身特性需要驱动电流通过接地层之间的间隙。与传输的电流相关的高频镜像电荷无法跨越边界返回，导致间隙上出现差分信号，从而形成偶极天线。在某些情况下，这可能是一个很大的偶极子，如图3-15所示。
图3-15 输入与输出之间的偶极子辐射
当高频信号线路跨过接地层和电源层中的间隙时，类似的机制也会导致辐射产生。这类辐射多数是与接地层垂直。
有许多抗电磁辐射技术可供设计师参考，需要权衡考虑如何解决强电磁辐射问题才能符合IEC或FCC辐射标准，以及成本和性能等设计要求。采用优化的叠层设计、容性拼接（拼接电容）、边缘防护（过孔栅栏防护）、内层电容（内层容性旁路）、功率控制等技术可以有效降低电磁辐射和板上噪声 [30-31 ] 。
为了充分利用PCB相关的抗电磁辐射技术，应依赖PCB相对连续的接地层和电源层，并且能够指定它们在叠层中的相对位置和距离。这意味着PCB至少应使用三层（接地层、电源层和信号层）。在PCB制造中，从实用角度考虑，四层PCB为最小叠层。可以设计更多层，以便大大增强建议技术的有效性。
在IC的电源引脚附近合理地安置适当容量的电容，可滤除由IC输出电压的跳变产生的谐波。但由于电容有限的频率响应特性，使得电容无法在全频带上干净地除去IC输出所产生的谐波。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压是主要的共模EMI干扰源。
对于PCB上的IC而言，IC周围的电源层可以看成一个优良的高频电容器，它可以吸收分立电容所泄漏的那部分RF能量。此外，优良的电源层的电感较小，因此电感所合成的瞬态信号也小，从而可进一步降低共模EMI。对于高速数字IC而言，数字信号的上升沿越来越快，电源层到IC电源引脚的连线必须尽可能短，最好是直接连到IC电源引脚所在的焊盘上。
为了抑制共模EMI，电源层要有助于去耦和具有足够低的电感，而且这个电源层必须是一个设计相当好的电源层的配对。一个好的电源层的配对与电源的分层、层间的材料，以及工作频率（IC上升时间的函数）有关。通常，电源分层的间距是6mil，夹层是FR-4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小，电容越大。
按照目前高速数字IC的发展速度，上升时间在100～300ps的器件将占有很高的比例。对于上升时间为100～300ps的电路，3mil层间距对大多数应用将不再适用。因此，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料（如陶瓷和加陶塑料）代替FR-4材料。现在，陶瓷和加陶塑料可以满足上升时间为100～300ps电路的设计要求。
对于常见的上升时间为1～3ns的电路，PCB采用3～6mil层间距和FR-4介电材料时通常能够处理高频谐波，并使瞬态信号足够低，也就是说可以使共模EMI降得很低。本节给出的PCB分层堆叠设计实例将假定层间距为3～6mil。
如果同一电压源的两个电源层需要输出大电流，则PCB应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层，这样就会得到所期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流不均匀，瞬态电压将大得多，并且EMI会急剧增大。
如果PCB上存在多个数值不同的电源电压，则相应地需要多个电源层。要牢记需为不同的电源创建各自配对的电源层和接地层。在上述两种情况下确定配对电源层和接地层在PCB的位置时，要切记制造商对平衡结构的要求。
注意 ：鉴于大多数工程师设计的PCB是厚度为62mil、不带盲孔或埋孔的传统PCB，因此上述关于PCB分层和堆叠的讨论都局限于此。对于厚度差别太大的PCB，上述推荐的分层方案可能不理想。此外，带盲孔或埋孔的PCB的加工工艺不同，上述的分层方法也不适用。在PCB的设计中，厚度、过孔工艺和PCB层数不是解决问题的关键，优良的分层堆叠才是保证电源汇流排的旁路和去耦，使电源层或接地层上的瞬态电压最低，并将信号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距（或一对以上）应该越小越好。根据这些基本概念和原则，才能设计出达到设计要求的PCB。现在，IC的上升时间已经很短并将更短，在PCB叠层设计时，利用好的PCB叠层设计方案解决EMI屏蔽问题是必不可少的。
当电流沿PCB走线流动时，镜像电荷也会沿走线下方的接地层随之移动。如果走线跨过接地层中的间隙，镜像电荷将无法跟随。这就在PCB中产生差分电流和电压，导致辐射和传导噪声。解决办法是提供一条通路，使镜像电荷能跟随信号移动。标准做法是在信号跨过接地层中的间隙附近放置一个拼接电容。这一技术也可用来将在接地层之间产生的辐射降至最低。
至少有三种方案可用来形成拼接电容。
① 在隔离栅两端接一个安规电容。
② 里层上的接地层和电源层可以延伸到PCB的隔离间隙中，形成一个交叠拼接电容。
③ 在里层的隔离侧与非隔离侧之间的间隙可以设置一个浮动金属层。
就有效性和所需的实施面积而言，每种方案都有优点和缺点。请注意，针对医疗应用，隔离地与大地之间的容许总隔离电容可能只有10～20pF。
容性拼接和过孔栅栏防护技术示意图 [31 ] 如图3-16所示。
图3-16 容性拼接和过孔栅栏防护技术示意图
1 .连接一个安规电容
在隔离栅两端连接一个简单的陶瓷电容便可实现拼接电容。大部分知名电容制造商都提供具有保证爬电距离、电气间隙和耐受电压的电容。视目标用途不同，这些安规电容分为多种等级。Y2级用于存在触电危险的线路到地应用，安全应用中的拼接电容建议使用这种类型的安规电容。此类电容提供表贴和径向引脚圆片两种封装。一些Y2级的安规电容 [31 ] 如表3-7所示。
表3-7 一些Y2级的安规电容
安规电容是分立元件，必须利用焊盘或通孔将其安装到PCB上。因此，除电容本身的电感外，还会增大与电容串联的寄生电感。此外，这还会使拼接电容局部化，要求电流流到电容，从而产生不对称的镜像电荷路径，并且会增加噪声。这些分立电容在最高200MHz的频率范围内有效。超过200MHz时，PCB本身的电容变得非常有效。
2 . 利用 PCB 本身的电容
PCB本身也能通过多种方式形成拼接电容结构。当PCB中的两层交叠时，就会形成一个电容。此类电容具有一些非常有用的特性，平行板电容的电感极低，而且电容分布在相对较大的面积上。这些结构必须构建在PCB里层上。PCB表层的爬电距离和电气间隙要求最小，因此不适合用来构建此类结构。
（1）交叠拼接电容
有一种简单的方法可实现良好的拼接电容，这就是将一个参考层从原边和副边延伸到PCB表面上用于爬电的区域，如图3-17所示。图3-17所示结构的容性耦合，可以利用下面平行板电容的基本关系进行计算：
（3-1）
式中， C 为总拼接电容； A 为拼接电容的交叠面积； w 、 d 和 l 为原边与副边参考层的交叠部分的尺寸； ε = ε 0 × ε r ， ε 0 为真空介电常数8.854 × 10 −12 F/m， ε r 为PCB绝缘材料的相对介电常数，如FR-4的 ε r 约为3.5。
图3-17 交叠层拼接电容
这种结构的主要优势是电容产生于器件（如隔离器）的下方间隙中，为了满足爬电距离和电气间隙要求，此处不得有顶层和底层。多数设计不会利用PCB的这一区域。而且，该电容的单位面积值是浮动层的两倍。在原边和副边参考层之间，此结构只有一个黏合接头和一个FR-4层。这种结构非常适合只需要基本绝缘的较小PCB。
（2）浮动拼接电容
一个较好的方案是使用PCB里层上的浮动金属结构来连接原边与副边电源层。请注意，通常将专用于接地或电源的层称为参考层，因为从交流噪声角度看，它们具有相同的行为特征，对于拼接电容是可以通用的。
图3-18所示为一个浮动拼接电容示例。参考层显示为蓝色和绿色，浮动耦合层显示为黄色。这种结构的电容形成两个容性区域（C 1 和C 2 ，阴影部分），非交叠部分将这两个区域连在一起。为了确保耦合层上不会累积直流电压，原边和副边上的面积应大致相等。总拼接电容 C 为
（3-2）
图3-18 浮动拼接电容
扫码看彩图
图3-18所示结构的容性耦合，可以利用平行板电容的基本关系进行计算。
（3-3）
式中， C 为总拼接电容； A 为拼接电容的交叠面积； w 1 、 w 2 、 d 和 l 为浮动层与原边和副边参考层的交叠部分的尺寸； ε = ε 0 × ε r ， ε 0 为真空介电常数8.854 × 10 −12 F/m， ε r 为PCB绝缘材料的相对介电常数。
如果 w 1 = w 2 ，则上式可简化为
（3-4）
在实际应用中，这种结构既有优点，也有缺点。主要优点是有两个隔离间隙，一个在原边，一个在副边。这些间隙称为黏合接头，FR-4各层之间的焊接可提供隔离效果。
沿PCB材料的厚度方向相继还有两条路径。依据某些隔离标准创建加强隔离栅时，这些间隙和厚度会非常有利。此类结构的缺点是电容形成在有源电路区域下方，可能会有过孔和走线跨过间隙。从计算公式可以看出，两个电容串联所产生的净电容只有使用相同PCB面积形成的一个电容的一半大小。因此，就单位面积电容而言，这种技术的效率较低。总体而言，它适合于有大量PCB面积可用或需要加强绝缘的应用。
到达PCB边缘的电源层与接地层上的噪声可以像图3-13和图3-14所示那样辐射。如果采用屏蔽结构对边缘进行处理，则噪声将反射回内层空间中。这会增加这些层上的电压噪声，但也会降低边缘辐射。
可以在PCB上进行固体导电边缘处理，但该工艺成本较高。成本较低且效果不错的方案是采用保护环结构处理PCB边缘，保护环结构通过过孔联系在一起。图3-19所示的结构是针对典型的四层板。图3-20显示如何在PCB原边的电源和接地层上实现该结构 [31 ] 。
图3-19 接地边缘栅栏和保护环结构侧视图
图3-20 在原边电源层上的过孔栅栏和保护环
构建边缘防护有两个目标。第一个目标是将柱形辐射从过孔反射回内层空间，不让它从边缘逃逸。第二个目标是将里层上流动的边缘电流（由走线上流动的噪声或大电流引起）屏蔽起来。
如果不采用烦琐的建模，将难以确定用于创建边缘防护的过孔间隔。ADI公司的评估板测试板使用4mm过孔间隔，此间隔非常小，足以衰减18GHz以下的信号。
内层电容旁路技术旨在通过改善高频时的旁路完整性来降低PCB的传导噪声和辐射。它有两个优点：第一，缩短高频噪声在接地层-电源层对中的扩散距离；第二，通过提供在300MHz～1GHz有效的旁路电容，降低进入电源层和接地层中的初始噪声。电源和接地噪声的降低可以为靠近干扰器件（如 i Coupler隔离器）的噪声敏感元件提供更好的工作环境。辐射和传导噪声的降低均与电源和接地噪声的降低成比例。辐射降低不如拼接或边缘防护技术那样显著，但它仍可明显改善PCB的电源环境。
一个抗电磁辐射测试板所用的堆叠形式 [31 ] 为“信号-接地-电源-信号”，如图3-21所示。一个较薄的核心层用于电源层和接地层。这些紧密耦合层提供内层电容层（嵌入式电容），以补充隔离器正常工作所需的旁路电容。图3-21（b）所示为一个具有0.15mm电介质的ADuM1 xxx 间隙板布局截面。
图3-21 一个抗电磁辐射测试板所用的堆叠形式
实验表明：在一个两层板上，ADuM140 x 系列器件的编码脉冲在V DD 电源上产生的噪声峰-峰值约为0.17V（在VDD1引脚的噪声）。采用一个具有电源层和接地层（内核间隔0.1mm）的PCB，噪声大幅降低到仅有0.03V（峰-峰值）。这说明，使用间距甚小的接地层和电源层，电源噪声将显著降低。
除接地层和电源层外，还可以用接地和电源填料交替填充信号层，以进一步提高电容。这些填料还能带来额外的好处，即形成额外的辐射屏蔽，把过孔护栏结构边缘周围的辐射泄漏保持在PCB中。填充接地和电源填料时应小心，填料应再连接到完整的参考平面层，因为浮动的填料可能会成为贴片天线，造成电磁辐射而不是起到屏蔽作用。
有关填充的一些推荐做法包括：
① 每隔10mm，填料应通过过孔沿着边缘连接到相应的参考层。
② 填料的少量溢出部分应予以移除。
③ 如果填料的形状不规则，应将过孔安排在填料的最外缘。
1 .走线设计
对于信号走线，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨着电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能短。
2 . 4 层板
4层板的设计存在若干潜在问题。首先，传统的厚度为62mil的4层板，即使信号层在外层，电源层和接地层在内层，电源层与接地层的间距仍然过大。
如果成本要求是第一位的，可以考虑表3-8中所列的两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元器件密度足够低和元器件周围有足够面积（放置所要求的电源覆铜层）的场合。
表3-8 两种不同结构的4层板叠层设计形式
第一种为首选方案，PCB的外层均为接地层，中间两层均为信号层/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且使信号路径的阻抗也变低。从EMI控制的角度看，这是现有的最佳4层PCB结构。
第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进效果要小一些，层间阻抗和传统的4层板一样欠佳。
如果要控制走线阻抗，在上述叠层方案中都要非常小心地将走线布置在电源和接地覆铜岛的下边。另外，电源或接地层上的覆铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。
3 . 6 层板
如果4层板上的元器件密度比较大，则最好采用6层板。但是在6层板的设计中，某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论表3-9中所列的4个实例。
表3-9 6层板设计的一些叠层方案
表3-9中的方案1将电源和地分别放在第2层和第5层，由于电源覆铜阻抗高，所以对控制共模EMI辐射非常不利。不过从信号的阻抗控制观点来看，这一方法却是非常正确的。
表3-9中的方案2将电源和地分别放在第3层和第4层，这一设计解决了电源覆铜阻抗问题，但由于第1层和第6层的电磁屏蔽性能差，则差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短（短于信号最高谐波波长的1/20），则可以解决差模EMI问题。将外层上的无元器件和无走线区域覆铜填充，并将覆铜区接地（每1/20波长为间隔），则对差模EMI的抑制特别好。如前所述，要将覆铜区与内部接地层多点相连。
通用高性能6层板设计如表3-9中的方案3所示，一般将第1层和第6层布为接地层，让第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域覆铜，则用传统的6层板也可以实现相同的堆叠。
表3-9中的方案4所介绍的另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡，这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填上铜，填上铜后如果第3层的覆铜密度接近于电源层或接地层，则这块板可以不严格地算作结构平衡的电路板。覆铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。
4 . 10 层板
由于多层板之间的绝缘隔离层非常薄，所以10层或12层的PCB层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全有希望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。
由于信号层和回路层之间总是隔有绝缘层，故在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即PCB的叠层布局应为信号、地、信号、信号、电源、地、信号、信号、地、信号，如表3-10所示。
表3-10 改进的一个10层板设计实例
续表
这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是：第1层沿 X 方向走线，第3层沿 Y 方向走线，第4层沿 X 方向走线，以此类推。直观地看走线，第1层和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是最后一对分层组合。当需要改变走线方向时，第1层上的信号线应借由“过孔”转到第3层后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守此策略。
同样，当信号的走线方向变化时，应该借由“过孔”从第8层和第10层或从第4层到第7层走线。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，如果信号在第1层上走线，回路在第2层且只在第2层上走线，那么第1层上的信号即使是借由“过孔”转到了第3层上，其回路仍在第2层，从而保持了低电感、大电容的特性，以及良好的电磁屏蔽性能。
如果实际走线不是这样，如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到最近的接地过孔（如电阻或电容等元件的接地引脚），如果碰巧附近存在这样的过孔，则真的“走运”了；但假如没有这样近的过孔可用，电感就会变大，电容会减小，而EMI一定会增大。
当信号线必须经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层的分层组合，信号回路将从电源层或接地层（第5层或第6层）返回，这时因为电源层和接地层之间的电容耦合良好，信号容易传输。