硬件设计

LCD时钟的硬件电路主要由时钟电路和显示电路构成。图5-1所示为PCF8563应用电路。电解电容C4在系统断电时为PCF8563供电，保证PCF8563正常计时。采用51单片机的普通I/O口（P1.4/P1.5，以P1.5引脚为数据线，以P1.4引脚为时钟线）模拟实现PCF8563的I ² C总线时序。

在本系统中，OCM4X8C采用三线串行方式与CPU连接，PSB引脚接地，使其处于串行通信模式。其通信端口分别为E（SCLK）、 、RS（CS）。如图5-2所示，复位引脚RET接高电平，处于无效状态；背光供正极BL+通过跳线（Jumper）连接至电源正极，可根据环境控制背光灯亮灭。