下载掌阅APP，畅读海量书库
立即打开
在IBIS出现之前，人们用晶体管级SPICE模型进行系统的仿真，这种方法有以下3个方面的问题。
☺结构化的SPICE模型只适用于元器件和网络较少的小规模系统仿真。
☺得到元器件结构化的SPICE模型较困难，元器件生产厂家不愿意提供包含电路设计、制造工艺等信息的SPICE模型。
☺各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其他SPICE仿真器上不能运行。
因此，人们需要一种被业界普遍接受，不涉及元器件设计制造技术，并能准确描述元器件电气特性的行为化的“黑盒”式的仿真模型。
1990年初，Intel公司为了满足PCI总线驱动的严格要求，在内部草拟了一种基于Lotus Spreadsheet的列表式模型，数据的准备和模型的可行性是主要问题。由于当时已经有了几个EDA厂商的标准，因此邀请了一些EDA供应商参与通用模型格式的确定。这样，IBIS 1.0在 1993年6月诞生，1993年8月更新为IBIS 1.1版本，并被广泛接受。此时，旨在与技术发展同步和改善IBIS模型可行性的IBIS开放论坛（IBIS Open Forum）成立，更多的EDA供应商、半导体商和用户加入IBIS论坛。由于他们的影响，1994年6月在IBIS V1.1规范的基础上加入很多扩展技术后，出台了IBIS V2.2规范。1995年2月，IBIS论坛正式并入美国电子工业协会（Electronic Industries Association，EIA）。1995年12月，IBIS V2.1成为美国工业标准ANSI/EIA-656。1997年6月发布的IBIS V3.0成为IEC 62012-1标准。1999年9月通过的IBIS V3.2为美国工业标准ANSI/EIA-656-A。目前大量使用的模型为IBIS V2.1、IBIS V3.2。
进行板级仿真的关键问题在于模型的建立。在传统的电路设计中，SPICE模型作为电路级模型能够提供精确的结果，但是SPICE模型不能满足现在的仿真需求，SPICE模型与IBIS模型的各自特点如下所述。
☺SPICE模型：
✧电压/电流/电容等节点关系从元器件图形、材料特性得来，建立在低级数据的基础上。
✧每个缓冲器中的元器件分别被描述/仿真。
✧仿真速度太慢，适用于电路级的设计者。
✧包含了详细的芯片内部设计信息。
☺IBIS模型：
✧电压/电流/时间等缓冲器的节点关系建立在 U - I 或 U - t 曲线上。
✧其中没有包括电路细节。
✧仿真速度快，适用于系统设计者。
✧不包括芯片内部的设计信息。
IBIS模型是以I/O缓冲器结构为基础的。I/O缓冲器行为模块涉及封装所带来的RLC寄生参数，硅片本身的寄生电容参数，电源或地的电平钳位保护电路、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）。图2-3-1所示为IBIS模型结构。
图2-3-1 IBIS模型结构
说明
虚线的左边为输入的模型结构，虚线的右边为输出的模型结构。
输入的模型结构可以细化，如图2-3-2所示。
☺C_pkg、R_pkg、L_pkg为封装参数。
☺C_comp为硅片上引脚的压焊盘电容。
☺Power_Clamp为高端ESD结构的 U - I 曲线。
☺GND_Clamp为低端ESD结构的 U - I 曲线。
类似输入的模型，输出的模型结构也可以细化，如图2-3-3所示。
☺元素1为Pullup、Pulldown，包含了高电平和低电平状态的上拉、下拉 U - I 曲线，模拟缓冲单元被驱向低电平或高电平的 U - I 特性。
☺元素2为Ramp，包含了上升沿和下降沿的摆率（d U /d t ），指的是输出电压从最大输出电压的20%到80%所用的时间。为了更加准确地描述上升沿和下降沿的过程，有上升沿和下降沿的 U - t 曲线。
图2-3-2 输入的模型电路图
图2-3-3 输出的模型电路图
☺元素3为Power/GND_Clamp，包含了电源和地的钳位保护电路的 U - I 特性。
☺元素4为C_comp，包含了硅片本身固有的寄生电容。
☺元素5为RLC，代表封装的寄生参数特性，对元器件的所有引脚进行粗略的描述，也可以进行进一步的详细描述。
元器件中只有C_comp的描述而没有R_comp的描述，这是因为硅片本身的寄生电阻影响已经包含在上、下拉电路和钳位保护电路的 U - I 特性中。
注意
对输入结构模型而言，没有上拉、下拉结构的电路。
由此可以看出，IBIS是一种基于全电路仿真或测试获得 U - I 曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是SPICE模型仿真速度的25倍以上。人们可以根据标准化的模型格式建立这种模拟IC电气特性的模型，并可以通过模型验证程序验证模型格式的正确性。IBIS模型几乎能被所有的模拟仿真器和EDA工具接受。由于来自测量或仿真数据，IBIS模型较容易获得；IBIS模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供元器件的IBIS模型，因此IBIS模型广泛应用于系统的信号完整性分析。
IBIS模型可以通过仿真元器件的SPICE模型来获得，也可以用直接测量的方法获得。作为最终用户，常见的方法是到半导体制造厂商的网站上去下载各种元器件的IBIS模型，在使用前要对得到的IBIS模型进行语法检查。
建立一个元器件的IBIS模型需要以下5个步骤。
（1）进行建立模型前的准备工作，包括确定模型的复杂程度；根据模型所要表现的内容和元器件工作的环境来确定电压和温度范围及制程限制等因素；获取元器件相关信息，如电气特性及引脚分布；元器件的应用信息。
（2）获得 U - I 曲线或上升沿/下降沿曲线的数据，可以通过直接测量或仿真得到。
（3）将得到的数据写入IBIS模型。不同的数据在相应的关键字后列出，要注意满足IBIS的语法要求。
（4）初步建立模型后，应当用s2iplt等工具来查看以图形方式表现的 U - I 曲线，并检查模型的语法是否正确。如果模型是通过仿真得到的，应当分别用IBIS模型和最初的晶体管级模型进行仿真，并比较仿真结果，以检验模型的正确性。
（5）得到实际的元器件后，要对模型的输出波形和测量的波形进行比较。
IBIS模型主要用于板级系统或多板信号的信号完整性分析。可以用IBIS模型分析的信号完整性问题包括：串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析等。IBIS模型尤其能够对高速信号的振铃和串扰进行准确、精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为，以及一些用物理测试无法解决的问题。在使用时，用户用PCB的数据库来生成PCB上连线的传输线模型，然后将IBIS模型赋给PCB上相应的驱动端或接收端，就可以进行仿真了。
虽然IBIS模型有很多优点，但也存在一些不足。目前，仍有许多厂商不支持IBIS模型。而不支持IBIS模型，IBIS仿真工具就无法工作。虽然IBIS文件可以手工创建或通过SPICE模型来转换，但若无法从厂家得到最小上升时间参数，任何转换工具都无能为力。另外，IBIS还缺乏对地弹噪声的建模能力。