下载掌阅APP，畅读海量书库
立即打开
尽管采取上述措施可以确保PCB的信号完整性设计品质，但在PCB完成装配后，仍然有必要将其放在测试平台上，利用示波器或时域反射计（TDR）进行测试，将真实的PCB测试结果和仿真结果进行比较。这些测试数据可以帮助改进模型和优化制造参数，以便在以后的预设计调研工作中做出更好的（更少的约束条件）决策。
但是，将真实的PCB测试结果与仿真结果进行比较有时出入很大。排除模型的不准确外，往往是PCB的电源完整性存在问题。由电源完整性引起的信号完整性问题占有很大的比例，因此需要对电路做电源完整性分析。真实准确的分析应该是同时做电源完整性分析与信号完整性分析，但这会造成建立的数学模型更复杂、算法难度更高。目前，Cadence工具无法实现这样的功能，故需要借助第三方工具，如Speed 2000 Suite软件与Apsim进行分析。