下载掌阅APP，畅读海量书库
立即打开
☺微控制器时钟频率特别高、总线周期特别短的系统。
☺含有大功率、大电流驱动电路（如产生火花的继电器电路、大电流开关电路等）的系统。
☺包含微弱模拟信号电路及高精度A/D转换电路的系统。
☺能用低速芯片的，就不用高速芯片，将高速芯片用在关键地方。
☺可用串电阻的方法降低控制电路上升沿/下降沿跳变速率。
☺尽量为继电器等提供某种形式的阻尼电路。
☺使用满足系统要求的最低频率时钟。
☺时钟发生器尽量靠近使用时钟信号的元器件，石英晶体振荡器外壳应接地。
☺用地线将时钟信号区包围起来，尽量缩短时钟信号线的长度。
☺I/O驱动电路尽量靠近PCB边缘。对进入PCB的信号要加滤波电路，从高噪声区来的信号也要加滤波电路，同时，用串终端电阻的办法减小信号反射。
☺MCU无用端要接高电平或接地，或者定义成输出端，集成电路上该接电源/地的引脚都要接电源/地，不要悬空。
☺门电路输入端闲置不用时不要悬空。闲置不用的运算放大器正输入端应接地，负输入端应接运算放大器的输出端。
☺PCB尽量使用45°折线而不用90°折线布线，以减少高频信号对外发射与耦合。
☺PCB按频率和电流开关特性分区，噪声元器件与非噪声元器件的距离应尽可能远。
☺单面板和双面板应单点接电源和单点接地，电源线、地线应尽量粗，在经济条件允许的情况下，可以使用多层板以减小电源/地的寄生电感。
☺时钟、总线及片选信号要远离I/O线和接插件。
☺模拟电压输入线、参考电压端应尽量远离数字电路信号线，特别是时钟信号线。
☺时钟信号线垂直于I/O线比平行于I/O线干扰小，时钟元器件引脚远离I/O电缆。
☺尽量选用短引脚的元器件，去耦电容引脚也应尽量短。
☺关键的线应尽量粗，并在两侧加上保护地。高速线要短且直。
☺对噪声敏感的线不要与大电流、高速开关线平行。
☺石英晶体振荡器下面及对噪声敏感的器件下面不应布线。
☺弱信号电路、低频电路周围不要形成电流环路。
☺任何信号都不要形成环路，若不可避免，应使环路区尽量小。
☺为每个集成电路添加一个去耦电容；每个电解电容附近都要加一个小的高频旁路电容。
☺电路充放电储能电容尽量用大容量的钽电容而不用电解电容；使用管状电容时，外壳要接地。