一般来说,信号完整性设计规则很难保证实际布线完成后,不出现信号完整性问题或时序问题。即使设计是在规则的指导下进行的,除非能够持续自动检查设计,否则根本无法保证设计完全遵守准则。布线后信号完整性仿真检查,将允许有计划地打破(或者改变)设计准则,但是这只是出于成本考虑或为了满足严格的布线要求。
现在,采用信号完整性仿真引擎,完全可以仿真高速数字PCB(甚至是多板系统)的自动屏蔽信号完整性问题,并生成精确的“引脚到引脚”延迟参数。只要输入信号足够好,仿真结果也会一样好。元器件模型和PCB制造参数的精确性是决定仿真结果的关键因素。
尽管从元器件数据表可以获得所有的数据,但要建立一个模型仍然是很困难的。对信号完整性仿真模型来说正好相反,模型的建立比较容易,但是模型数据却很难获得。本质上,信号完整性模型数据唯一的可靠来源是IC供应商,他们应与设计工程师保持默契的配合。IBIS模型标准提供了一致的数据载体,但IBIS模型的建立及其品质的保证却成本高昂。IC供应商对此投资仍然需要市场需求的推动,而PCB制造商可能是唯一的需求方。