第1章
Verilog HDL规范进阶

本章将介绍更复杂的Verilog HDL语法知识，在使用专用的电子设计自动化（Electronic Design Automation，EDA）工具（比如西门子公司的Modelsim软件）对高云FPGA进行仿真时会涉及这些语法规则。本章内容主要包括Verilog HDL用户自定义原语、Verilog HDL指定块、Verilog HDL时序检查、Verilog HDL SDF逆向注解和Verilog HDL的VCD文件。

通过学习本章所介绍的Verilog HDL语法，可以帮助读者进一步理解和掌握FPGA时序仿真的原理，以及仿真参数的设置规则。 BYsM1uSw3Hze6Q9VSM0fJAepRpgL7r+2IAgeuOS04PO0B6UKNj5cFWfSz0ikAiza