购买
下载掌阅APP,畅读海量书库
立即打开
畅读海量书库
扫码下载掌阅APP

前言

本书是《EDA原理及Verilog HDL实现:从晶体管、门电路到高云FPGA的数字系统设计》一书的姊妹篇,也是进阶篇。

众所周知,中央处理单元(Central Processing Unit,CPU)和片上系统(System on Chip,SoC)设计是集成电路设计领域的“珠穆朗玛峰”,是衡量一个国家集成电路设计水平的重要标志。长久以来,国内从事CPU设计的半导体公司主要是基于国外授权的指令集架构(Instruction Set Architecture,ISA)来设计CPU,这就需要给国外公司支付巨额的专利费用。

近年来,随着中国科技实力的不断增强,国内从事CPU设计的半导体公司在消化和吸收国外经典ISA的基础上,推出了具有自主知识产权的ISA,并且CPU的整体性能不断接近国外主流CPU的性能。在这种情况下,就需要国内高等学校培养一批精通高端CPU设计的高级人才来支持国内CPU设计公司的持续发展,以更好的推动国产CPU的大规模普及。

近年来,国内外很多开源社区提供了不用架构CPU的开源设计,为广大读者学习CPU和SoC设计方法提供了丰富的素材。

本书内容主要分为两个部分。第一部分从最基本的加法器和减法器入手,进阶到乘法器和除法器,以及浮点运算单元,通过高云半导体的云源软件对这些功能单元进行了设计实现,并通过西门子的ModelSim软件对设计进行了仿真验证;第二部分,从单周期MIPS处理器入手,进阶到多周期MIPS处理器和流水线MIPS处理器,通过高云半导体的云源软件对这三种不同形式的处理器进行了设计实现,并通过高云半导体的GAO在线逻辑分析工具对设计进行了硬件调试和验证。通过高云半导体的云源软件、西门子的ModelSim软件和高云半导体的GAO软件,将软件与硬件的协同设计、协同仿真和协同调试融为一体。通过软件仿真和硬件调试,深度剖析不同MIPS处理器实现的本质,从而为读者系统学习包括CPU核和外设在内的计算机底层硬件提供了可视化手段和方法。

作者已经毕业的研究生罗显志在攻读硕士研究生学位期间,曾经系统学习了基于MIPS ISA的全套课程,并对该MIPS处理器核的内部结构进行了系统研究和分析,此书第二部分的一些内容也是基于他的研究成果,在此向他表示感谢。

在编写本书的过程中,高云半导体大学计划经理梁岳峰先生和武汉易思达科技总经理王程涛先生提供了高云云源软件和硬件开发板的支持,并协调相关的软件和硬件工程师解答作者在编写本书过程中所遇到的技术问题,在此也向他们表示诚挚的感谢。产业界和教育界的互相支持和深度融合,必将为国内高等学校提高自主人才培养的质量注入新的动力,从而加速先进信息技术与高等学校相关专业课程培养体系的有机融合。

由于作者水平有限,书中难免有不足之处,恳请各位读者提出宝贵的建议,书中所有的实例设计代码均可从华信教育资源网(http://www.hxedu.com.cn)中下载。关于书中的任何问题,读者可以通过hb@gpnewtech.com与作者进行联系。

何宾
2024年2月于北京 vrXICAmDpueAKOTE9h4P6QHXeYt0SyZbbkv5DsBP7f4snS08ChFCv+b/1CBDax5m

点击中间区域
呼出菜单
上一章
目录
下一章
×