下载掌阅APP，畅读海量书库
立即打开
在数字逻辑中，加法器是一种用于执行加法运算的功能部件，它是构成微处理器（Central Processing Unit，CPU）中算术逻辑单元（Arithematic Logic Unit，ALU）的基础。在ALU内的加法器主要负责计算地址、索引等数据。此外，加法器也是其他一些硬件（如二进制数乘法器）的重要组成部分。
本章将使用高云云源软件介绍加法器的设计、减法器的设计，以及加法器/减法器的设计，并通过ModelSim软件对所设计的加法器、减法器，以及加法器/加法器进行验证。