二极管具有单向导电性,在电路中可以用于整流、限幅、钳位和稳压等。在CMOS集成电路设计中经常用到两种二极管,即PN结二极管和MOS二极管,下面对它们的结构进行讨论。
当P型半导体与N型半导体结合在一起时,就可以构成PN结二极管。图2.35所示为PN结二极管结构图和符号图,其中阳极从P型引出,阴极从N型引出,电流方向是从阳极指向阴极。
图2.35 PN结二极管结构图和二极管符号图
在CMOS工艺中,P型与N型的接触机会很多,所以构成PN结二极管的机会也很多。如图2.36所示,在N阱CMOS工艺中,在P型衬底上制造N+扩散区,则P型衬底与N+扩散区构成PN结,从而形成二极管。在N阱内制造P+扩散区,P+扩散区与N阱也可以构成PN结二极管。需要指出,左侧剖面图中的P+和右侧剖面图中的N+只是用于引出二极管的电极,即N阱和P型衬底,并不参与构成PN结。
图2.36 N阱CMOS工艺中的PN结二极管版图和剖面图
由于P型衬底必须接地,所以由P型衬底与N+构成的二极管阳极必须接地,因此它只能用在二极管阳极接地的电路中,比如ESD电路中的保护二极管(可参考6.2节内容)。由于N阱电位基本上不受限制,它与P+构成的二极管连接就比较灵活。另外,当N阱接电源时,二极管处于反偏状态,这种连接也经常用在ESD保护电路中。
图2.37所示为PN结二极管版图,左侧是N+位于P型衬底上的结构,右侧是P+位于N阱内的结构,二极管外圈的扩散区用于连接P型衬底或N阱,扩散区上打满了孔以减小接触电阻。
图2.37 PN结二极管版图
把普通MOS管的栅极G和漏极D连接在一起,可以得到类似于PN结二极管的 Ⅰ-Ⅴ 特性,因此把这种连接方式的MOS管称为MOS二极管 [3] 。如图2.38所示,将NMOS管的栅极G与漏极D连接在一起,作为二极管的阳极,源极S作为二极管的阴极,或者把PMOS管的源极S作为二极管的阳极,将栅极G与漏极D连接在一起,作为二极管的阴极,当正向电压大于MOS管的阈值电压 Ⅴ th 时,MOS管就处于饱和导通状态,相当于二极管导通。
图2.38 MOS管的二极管连接
如图2.39所示,双极晶体管(bipolar transistor)从结构上可以简单地看成是两个反向对接的PN结二极管,这两个二极管共用了中间极。当两边为N型、中间为P型时,可构成NPN型晶体管,反之为PNP型晶体管。引出中间的半导体作为晶体管的基极(B),引出两边半导体分别作为集电极(C)和发射极(E)。
图2.39 双极晶体管结构示意图
N阱CMOS工艺实现PNP型晶体管不需要额外的制版和工艺步骤,与标准数字CMOS工艺完全兼容。N阱CMOS工艺的PNP型晶体管从结构上可分为纵向PNP型晶体管和横向PNP型晶体管两种,图2.40所示为它们的版图和剖面图,为了便于理解和说明,图中没有画出接触孔和金属,而只用箭头指向电极作为示意。
图2.40 N阱CMOS工艺的PNP型晶体管版图和剖面图
图2.40中的纵向PNP型晶体管从下到上分别由P型衬底、N阱和P+扩散区构成,显然N阱应该为晶体管的基极B,由于P型衬底必须接地,而PNP型晶体管集电极C的电位最低,所以P型衬底为晶体管的集电极,那么P+扩散区就只能是发射极E。由于P型衬底必须接地,所以纵向PNP型晶体管只能用于集电极接地的电路,例如用于构成射极跟随器等。由于电流从E到C是从上到下垂直流动的,所以被形象地称为纵向PNP型晶体管。
与纵向PNP型晶体管不同,横向PNP型晶体管是由N阱和阱内两个独立的P+扩散区构成的,N阱为晶体管的基极B,两个P+扩散区分别为晶体管的集电极C和发射极E。横向晶体管的引脚电位没有限制,使用起来比纵向结构的晶体管灵活很多。在实际的横向PNP型晶体管版图设计中,通常用集电极C包围发射极E以提高电流放大系数。由于电流从E到C是在两个P+扩散区之间横向流动的,所以被形象地称为横向PNP型晶体管。
如图2.41所示为纵向PNP型晶体管版图,左侧为完整版图,右侧为略去了一些层而只保留了扩散区和N阱的版图。从图中可以看出,最外环P+扩散区用于衬底连接,是晶体管的集电极,中间环N+扩散区用于N阱连接,是晶体管的基极,中心的P+扩散区是发射极。为了给基极留出布线通道,完整版图中两个扩散区环上的金属M1没有封闭。
图2.41 纵向PNP型晶体管版图
从结构剖面图可以看出,纵向PNP型晶体管的基区宽度是N阱深度减去P+扩散区的深度,通常这两个深度的差值很小,因此纵向PNP型晶体管的电流放大系数 β 较大。而横向晶体管的基区宽度是两个P+扩散区的间距,版图设计规则限制了它的最小值,所以低端工艺中的横向PNP型晶体管电流放大系数 β 相对较小,在电路设计中应尽量使用纵向PNP型晶体管,以充分发挥它的工艺兼容性好和电流放大系数大的优势。
虽然在CMOS模拟集成电路设计中主要使用MOS管,但是纵向PNP型晶体管也具有非常重要的作用,因为它是构成带隙参考源的核心器件,第3.10节将介绍带隙参考源电路原理和仿真方法。
NPN型晶体管的基极是P型,而N阱CMOS工艺又用P型作为衬底,所以在N阱CMOS工艺中制作NPN型晶体管的核心问题是将P型的基极与P型衬底隔开。隔开P型的基极可以采用两种工艺,一种是浅P阱工艺,另一种是深N阱工艺。
如图2.42所示为CMOS工艺NPN型晶体管版图结构示意图,左图为浅P阱NPN型晶体管的结构剖面图,右图为深N阱NPN型晶体管的结构剖面图。其中左图中的浅P阱制作在N阱上,实现了浅P阱与P型衬底的隔离,为浅P阱成为基极创造了条件。而右图中的深N阱和普通N阱环将一部分P型衬底隔离出来,被隔离出来的P型衬底也可以作为基极,由于N阱和深N阱必须接高电位,所以必须为NPN型晶体管的集电极,两个剖面图中的N+扩散区都为发射极。
图2.42 CMOS工艺NPN型晶体管版图结构示意图
图2.43为深N阱NPN型晶体管版图,最左侧的为NPN型晶体管的完整版图,右边为分解图。与完整版图相邻的是深N阱和N阱环的版图,在其右侧的扩散区版图中,外圈的N+扩散区用于连接N阱环,内圈的P+扩散区用于连接P型隔离衬底,内部的N+扩散区用于制作晶体管的另一个N型电极,最右边的金属M1版图标出了晶体管的电极。
图2.43 深N阱NPN型晶体管版图
在一般的CMOS模拟集成电路设计中,选用与标准数字CMOS工艺兼容的器件可以降低成本。从前面的讨论可以看出,无论是纵向结构还是横向结构,PNP型晶体管都与标准CMOS工艺兼容,而NPN型晶体管却需要额外浅P阱或深N阱的工艺步骤,与标准CMOS工艺的兼容性差,增加了芯片成本,在电路设计中尽量不用。