下载掌阅APP，畅读海量书库
立即打开
硬件架构主要体现在芯片级和控制器级。在芯片级，最典型的特征是使用多核处理器，并在多核处理器的基础上构建算力中心，引发这一趋势的动力在于：
1）控制器集中化的需求：随着ADAS、自动驾驶、智能座舱等应用场景对域控制的需求及未来中央计算机的出现，需要计算能力更强大的硬件来支持越来越复杂的软件功能。
2）大规模并行计算的需求：某些功能的输出计算需要多个输入要素在相同时间片内执行并在同一时刻输入该功能模块。
3）系统快速响应能力的需求：对时间要求特别高的中断处理需要单独在一个核上运行，而周期性任务则放到另外一个核上运行，从而提高整个系统的响应能力。
基于以上因素，原来面向高性能消费电子的处理器技术正在引入汽车，为汽车电子系统提供新的处理器平台，并基于这些处理器将动态OS及大规模数据处理算法构成一个算力中心，如图1.11所示。
图1.11 高性能处理器平台将为汽车电气架构提供新的集成平台
车用电子芯片器件主要包含MCU、MPU、各类电源、有线及无线通信、AD/DA、传感器、功率半导体（IGBT、MOSFET等
）等。近年来随着车辆智能化水平提高，智能网联汽车用半导体器件如互补金属氧化物半导体（CMOS）图像传感器、激光雷达、毫米波雷达等传感器类芯片也得到了快速的发展，像素及点云级的感知导致了数据量的暴增。
计算机体系中主要包括处理器和存储器，其中中央处理器（CPU）是最为核心的部件，其功能主要是解释计算机指令以及处理计算机软件中的数据。中央处理器主要包括控制器和运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据和控制总线。
处理器的实现方式从早期的机械式到继电器式、电子管式，最终随着半导体技术快速发展起来。集成电路进步带来的计算机系统集成程度提高的结果是，原来由多片分立的元件组成的计算机系统向高度集成化发展，多个芯片/元件的功能向一颗芯片集中，且密度越来越大，以摩尔定律的方式指数级增长。
处理器架构设计的迭代更新以及集成电路工艺的不断提升促使CPU不断发展完善，从最初专用于数学计算到广泛应用于通用计算，从4位到8位、16位、32位处理器，直至今天的64位处理器，从各厂商互不兼容到不同指令集架构规范的出现，CPU自诞生以来一直在飞速发展。随着应用领域的不同，CPU逐渐发展出来几个分支，包括MCU、MPU、数字信号处理器（Digital Signal Processor，DSP）、图像处理器（Graphics Processing Unit，GPU）等。
1.MCU
MCU主要完成“控制”相关的任务，也就是根据外界的信号（刺激），产生一些响应，做一点简单的人机界面。对于这种需求，通常不需要芯片主频太高。如早期8051系列的主频不过十几兆赫兹，12个周期执行一条指令，经过多年的升级和改进，主频达到了100MHz。MCU处理能力不用太强，8位的MCU长期是微控制器的主流，后来16位的MCU逐步开始占领市场，而随着ARM等32位MCU的出现，采用ARM的M系列的MCU也开始逐步扩大市场，以ST、NXP公司的产品为主要代表。但是这些ARM系列MCU的主频一般也是在几十兆赫兹到100MHz的量级。
由于执行控制相关任务，通常不需要支持复杂的图形界面和大规模数据处理能力，一般对于存储器的容量要求也比较低。在MCU上完成的任务大多数是一些时序逻辑及闭环控制任务，而且任务类型单一，任务执行过程比较确定，通常不需要运行大型操作系统来支持复杂的多任务管理，即使需要操作系统，一般也是配置小型实时操作系统（Real Time Operating System，RTOS）。
2.MPU
MPU就是能够执行“处理”功能的微型器件，“处理”的对象是数据或信息，也就是说，处理器本身都需要较为强大的数据处理和计算能力。
传统主流的处理器就被称为中央处理器（Central Processing Unit，CPU），目前也常被称为通用处理器（General Purpose Processor，GPP）。CPU出现于大规模集成电路时代，处理器架构设计的迭代更新以及集成电路工艺的不断提升促使其不断发展完善。从最初专用于数学计算到广泛应用于通用计算，从各厂商互不兼容到不同指令集架构规范的出现，CPU的分类还可以按照指令集的方式将其分为精简指令集计算机（RISC）和复杂指令集计算机（CISC）。RISC指令长度和执行时间恒定，CISC指令长度和执行时间不一定。RISC指令的并行执行程度更好，并且编译器的效率也较高。CISC指令则对不同的任务有着更好的优化，代价是电路复杂，且较难提高并行度。典型的CISC指令集有x86微架构，多用于PC、服务器等场景，典型的RISC指令集有ARM微架构，多应用于手机等移动计算场景。
从MPU的基本定位可知，一般需要在处理器上面运行较大型的操作系统来支持实现复杂的任务处理，这就决定了MPU应该具备比较高的主频和较为强大的运算能力，MPU很早就演进到了32位处理器，现在更是开始普及64位。现在MPU领域具有影响力的ARM公司一开始就定位要做32位，早期产品ARM 9系列MPU频率就在200～400MHz，现在手机上使用的高端MPU主频更是到达了3GHz，与主流的桌面处理器是一个级别。另外，与通用的桌面处理器一样，MPU现在也普遍实现“多核化”。
为了在MPU上运行比较复杂的、运算量大的程序和任务，通常需要有大容量的存储器来配合，主要是大容量的双倍速率同步动态随机存储器（DDR）和FLASH。然而，大容量的存储器难以被集成到以逻辑功能为主的MPU内部，为了支撑运行复杂操作系统和大型程序，往往还需要MPU中集成高性能的存储控制器、存储管理单元等一整套复杂的存储机制和硬件。
3.DSP
DSP是一种专门为了数字信号处理而生的专用领域的处理器。例如数字滤波器的实现中，需要做一系列的点积，使得为此设计的器件必须提供专门的硬件电路级支持。在通用处理器（GPP）中一般用多个指令周期来做一次乘法，而DSP处理器使用专门的硬件来实现单周期乘法这种特殊需求。为了充分体现专门乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令，它可以在单周期内取两个操作数相乘，并将结果加载到累加器，有的DSP还具有多组MAC结构，可以并行处理。DSP处理器还增加了累加器寄存器来处理多个乘积的和，累加器寄存器通常比其他寄存器宽以避免溢出。这些特殊要求促成了DSP器件与GPP的分流。DSP分为定点和浮点计算两类，在汽车应用中，面向物理信号的数字的滤波和电机控制等领域定点DSP用途比较广泛，定点DSP比起浮点DSP廉价，单纯定点运算速度更快。
在存储器结构上，大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据，它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存储器的带宽加倍，更重要的是同时为处理器核提供数据与指令，在这种布局下，DSP得以实现单周期的MAC指令。
4.GPU
GPU又称为视觉处理器、显示核心、显示芯片等，是一种专门在个人计算机、工作站、游戏机和一些移动设备（如平板计算机、智能手机等）上做图像和图形相关运算工作的微处理器，GPU使显卡减少了对CPU的依赖，并承担部分原本CPU的工作，尤其是在3D图形处理时GPU所采用的核心技术。
从芯片架构上，GPU和CPU的区别在于存在于片内的缓存体系和数字逻辑运算单元的结构差异。CPU虽然有多核，但总数没有超过两位数，每个核都有足够大的缓存和足够多的数字和逻辑运算单元，并辅助有很多加速分支判断甚至更复杂的逻辑判断的硬件；GPU的核数远超CPU，被称为众核（NVIDIA Fermi有512个核），每个核拥有的缓存大小相对小，数字逻辑运算单元也少而简单，从结果上导致不如CPU擅长处理具有复杂计算步骤和复杂数据依赖的计算任务。GPU由于历史原因，是为了视频游戏而产生的，在三维游戏中常常出现的一类操作是对海量数据进行相同的操作，GPU的众核架构非常适合把同样的指令流并行发送到众核上，采用不同的输入数据执行。
近年来，由于互联网积累的数据越来越多，数据驱动的人工智能技术具有了越来越大的应用场景的崛起，加之GPU具有强大的并行浮点运算能力，能支持高速的图像处理，GPU变身成为人工智能学习和训练的极佳选择。而在汽车应用上，由于点云及像素级数据的大量应用、驾驶场景的极大丰富，GPU将在智能驾驶时代来临之时发挥巨大作用。
5.EEA演进与芯片架构转移
在分布式EEA阶段，各个ECU只连接特定的传感器和执行器，ECU的主要工作是提供I/O资源和网络接口，并进行实时控制。即使ECU需要运行操作系统，一般也是短小精悍的实时操作系统。在这个阶段，ECU并不需要特别强大的算力和巨大的存储空间，使用普通的车规级MCU芯片即可满足需求，而在集中式E/E架构下，新增的域控制器被集成了更多的功能，主控芯片若要与其职能相匹配，则算力必须随之提升，也就是说，汽车的处理器从MCU阶段走向了MCU与MPU共存的阶段。
从运算器和运算能力来看，MPU的电路设计相对MCU较为复杂，主频更高，运算能力更强，当然功耗也更大。从存储器来看，MCU一般使用片内FLASH来存储和执行程序代码，MPU将代码存储在外部FLASH中，上电后将代码搬运至随机存取存储器（RAM）中运行，因此MCU的启动速度更快。MCU虽然也可以将代码运行在RAM中，但是内部RAM容量小，使用外部扩展RAM的速度相对内部也较慢。MPU的主频相对较高，外接的内存也一般是DDR3、DDR4这种速度比较快的，适用于运算比较复杂的，需要配置专门的内存管理单元。从外围接口来看，MCU集合了FLASH、RAM和一些外围器件，而MPU的FLASH和RAM则需要设计者自行搭建，当然MCU也可以外扩。此外，MCU也集成了大量的DIO、AD、PWM等硬件接口，便于嵌入式场景下传感器数据采集和驱动执行器。从操作系统来看，MCU不能运行Linux这种级别的操作系统，无法运行大型多进程程序，只能运行RTOS小型操作系统，该类型操作系统下多任务类似于多线程。
一般而言，MCU偏向于低成本低功耗，MPU趋向于高性能。目前，MCU和MPU的界限在逐渐模糊，MCU的主频也在不断提高，外设不断增加。在远程控制、消费电子或对实时要求高的场合，MCU使用得更多一些；在有大量计算、高速互联或是图形交互要求高的地方，使用MPU多一些。根据要求也可以使用MCU和MPU配合，现在很多芯片是同时具有MCU和MPU的多核，更方便设计者使用。
MPU、MCU、DSP等处理器的区别本质上是因为应用定位不同，为了满足不同的应用场景而按不同方式优化出来的。随着技术的不断演进，以上产品形态会发生一系列的变化和衍生。因此，这些技术名词既要从其出现的原因去理解，也要从架构角度理解。
当EEA发展到集中式阶段时，开始使用域控制器对某一个功能域进行集中控制，在域控制器中，大量ECU被功能性整合，原有分散的硬件可以进行信息互通及资源共享，硬件与传感器之间也可实现功能性的扩展，而域控制器作为汽车运算决策的中心，其功能的实现主要依赖于主控芯片、软件操作系统、中间件、算法等多层次软硬件之间的有机结合。同时，为了赋予汽车更高级别的智能化功能，域控制器需要处理由传感器传来的环境信息，其中涵盖了海量的非结构化数据，这就导致面向控制指令运算的MCU芯片难以满足复杂的运算。相比之下，SoC解决方案引入了DSP、GPU、神经处理单元（Neural Processing Unit，NPU），使其不仅拥有控制单元，还集成了大量的计算单元，从而能够支撑多任务并发及海量数据的处理，这种组合可以同时在实现实时和低功耗处理的同时提供高性能计算，如NXP已经开始推出主频在1GHz、带强大运算能力的系统级片上集成式MCU。
MCU与SoC混合芯片对比见表1.2。
表1.2 MCU与SoC混合芯片对比
硬件架构是实现功能逻辑的硬件选型与接口设计，包括实现功能逻辑架构的输入传感器、输出执行器的选型，以及执行功能逻辑算法的控制器硬件要求。目前的控制器级硬件架构中，上层中央计算平台负责主要的算力，这些主要由原始设备制造商（OEM）内部开发，这些平台可提供高性能并满足最高的安全要求，集成供应商的ECU主要用于部署对时间要求严格的功能，如需要直接访问传感器或执行器。
域控制器作为一种智能硬件，为了完成复杂的AI计算和智能控制，硬件层面需要承担环境感知和深度学习等大算力需求的AI处理芯片、负责控制决策和逻辑运算的CPU、负责功能安全和车辆控制的MCU；软件层面包括操作系统、中间件以及应用层AI算法；除此之外还需要各类接口，如摄像头需要的MIPI SI-2、LVDS、GMSL、FPDLink等，激光雷达和V2X模块采用的以太网（Ethernet）接口，毫米波雷达的CAN接口，超声波雷达的LIN接口，组合导航和惯导常见的RS232接口。
域控制器处理器硬件层面可以分为三种芯片：其一是GPU或张量处理单元（Tensor Processing Unit，TPU），承担大规模浮点数并行计算需求，主要用于环境感知和信息融合，包括摄像头、激光雷达等传感器信息的识别、融合、分类等，如Xavier的GPU单元、昇腾310；其二大多为ARM架构的CPU，主要负责逻辑运算和决策控制，处理高精度浮点数串行计算；其三主要负责可靠性和车辆控制MCU，主要起高功能安全控制和冗余监控作用，不要求很高的算力，但是可靠性必须有保障，ISO 26262等级要求达到ASIL-D，目前用得较多的是Infineon TC 297或者TC397。
但目前的车载控制器硬件发展的主要方向是域控制器和整车控制器，几种典型的集中式控制器的实例介绍如下。
1.特斯拉Autopilot AP3.0控制器（表1.3）
表1.3 特斯拉Autopilot AP3.0控制器
LPDDR（Low Power Double Data Rate SDRAM）是DDR SDRAM的一种，又称为mDDR（Mobile DDR SDRM），是移动设备上使用最广泛的工作记忆内存。
FSD的GPS模块是NEO-M8L-01A-81，水平精度圆概率误差（Circular Error Probable，CEP）为2.5m，有广域差分增强系统（SBAS）辅助下是1.5m，接收GPS/QZSS/GLONASS/北斗信号。冷启动为26s，热启动为1s，辅助启动为3s，内置简易6轴IMU，刷新频率为20Hz。
UFS采用THGAF9G8L2LBAB7，车规级标准UFS，AEC-Q100 2级标准，容量为32GB。
MAX20025S是开关型电源稳压器，给内存供电。
特斯拉的PCB右边从上到下依次是视场角（FOV）摄像头、鱼眼环视摄像头、A柱左右摄像头、B柱左右摄像头、前视主摄像头、车内驾驶员监测系统（DMS）摄像头、后摄像头、GPS同轴天线；左边从上到下依次是第二供电和I/O接口（车身LIN网络等）、以太网诊断进/出、调试USB、烧录、主供电和I/O（底盘CAN网络等）接口。
特斯拉用了3片TI的FPD-LINK，也就是解串器芯片。解串器芯片都是配对使用，加串行一般在摄像头内部，解串行在PCB上。解串器拥有4条Lane，如果是MIPI CSI-2端口，每条Lane带宽可以在400Mbit/s～1.6Gbit/s之间设置。
特斯拉的两片FSD是加强算力，而非是一片做冗余系统。出于安全角度，L4级无人驾驶需要一个冗余处理器，802.1CB的作用就是建立主处理系统和冗余处理系统之间的通信机制。802.1CB是两套系统间的冗余，芯片之间的冗余还是多采用高速串行计算机扩展总线标准（PCIE）交换机的多主机fail-operational机制。
2.英飞凌（Infineon）域控制器解决方案
（1）底盘域控制器（CDC）的功能分布（图1.12）
图1.12 底盘域控制器的功能分布
英飞凌的底盘域控制方案提供了高性能、可扩展的安全计算平台，包括传感器群集及其所有多轴惯性传感器。通过域控制器可以实现高性价比GPS和惯性传感器信号融合，以及车辆动态模型的高性能安全计算。底盘域控制单元能够协调车身稳定控制系统（VSC）、半主动悬架和驱动系统等功能的方案，在需要带转矩矢量控制的四轮驱动上有较好的应用前景。
TriCore TM AURIX TM 底盘域控制器能够达到ASIL-D安全级别，具有时钟延迟的多样性锁步技术，能够降低软件开销。可扩展的多核系统和创新的封装技术支持不同来源的具有混合关键级别的软件集成，从而允许在统一平台上无缝托管多个应用程序和操作系统。
TriCore TM DSP芯片级别，其主频是300MHz，六核，支持所有内核的浮点和定点运算，内部RAM为6.9MB，通信外围设备有CAN、LIN、FlexRay、Ethernet。此外，其具有5V及3.3V单电源、外部存储器接口。功能安全等级符合ISO 26262 ASIL-D级要求，硬件上支持AUTOSAR 4.x的可用性。
在ECU系统级别，还具有以下重要功能：与FlexRay和以太网通信、集成FPU、灵活的直接存储访问（Direct Memory Access，DMA）单元、闪存和RAM可扩展、外围设备可扩展性、系统低功耗设计等。
（2）车身域控制器（BDC）的功能分布（图1.13）
图1.13 车身域控制器的功能分布
车身域控制单元应用包括内部和外部照明系统、继电器控制、电源控制和其他舒适功能，如车门和刮水器控制。中央网关管理所有内部网关接口（即电机管理、车内娱乐、仪表板或便利控制）以及与用于售后软件更新的外部接口。
在芯片级别，可以采用从单核到多核的系列MCU，支持嵌入式带电可擦可编程只读存储器（EEPROM），支持CAN、LIN、SPI、FlexRay、Ethernet通信，允许针对多个应用程序进行无相互干扰的软件开发。
在ECU级别，符合ISO 26262功能安全规范，可支持ASIL-D的安全要求，低功耗设计，具备AUTOSAR 4.x的可用性。
3.伟世通SmartCore座舱域控制器
2018年，伟世通在量产车型上首次推出了第一代SmartCore座舱域控制器；在2021年的上海车展上首次亮相的吉利全新SUV星越L搭载了SmartCore座舱域控制器，这是该域控制器首次搭载在量产车型上。SmartCore座舱域控制器首次采用第3代高通骁龙汽车数字座舱平台，并搭载于亿咖通科技智能座舱系统。SmartCore整合了车内多屏显示环境，实现了涵盖仪表信息、资讯交互、后排娱乐、信息安全以及车载信息系统的舱内联动。SmartCore能够独立操作座舱内的多个显示屏和应用程序，在保障驾驶安全的同时，提供多样化的信息和娱乐服务，可在多个显示域实现HMI无缝连接，包括全数字仪表、信息娱乐、后座信息娱乐、环视摄像头，以及车内感知，包括驾驶员监控和面部识别。