下载掌阅APP，畅读海量书库
立即打开
Cadence公司的Allegro SPB 17.4软件为PCB的电路系统设计流程，包括原理图输入，数字、模拟及混合电路仿真，FPGA可编程逻辑器件设计，自动布局、布线，PCB版图及生产制造数据输出，以及针对高速 PCB 的信号完整性分析与电源完整性分析等，提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。安装好Allegro SPB 17.4软件后，在Windows 的开始菜单里，Cadence 产品根据不同类别进行了调整，更方便管理和查找启动。Cadence产品分类如图1-1-1所示。
图1-1-1 Cadence产品分类
整个Allegro SPB 17.4软件系统主要包括以下几个功能模块。
➢Capture CIS 17.4：拥有世界上领先的在Windows操作系统上实现的原理图输入解决方案，直观、简单、易用且具有先进的部件搜索机制，是迅速完成设计捕捉的工具。Capture CIS是国际上通用的标准的原理图输入工具，设计快捷、方便，图形美观，与Allegro实现了无缝链接。
➢PCB Editor 17.4：一个完整的高性能PCB设计软件。通过顶尖的技术，为创建和编辑复杂、多层、高速、高密度的 PCB 设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住关键的设计问题。
➢Padstack Editor 17.4：Allegro 库开发，包括焊盘、自定义焊盘形状、封装符号、机械符号、Format符号和Flash符号的开发。
➢PCB Router 17.4：CCT布线器。
➢Design Entry HDL 17.4：提供了原理图输入和分析环境，是一款电路设计软件，主要用于数字电路的设计和仿真。原理图设计方法已经通过若干提高生产效率的措施得以简化，Design Entry HDL17.4使得设计的每个阶段流水线化。
➢Library Explorer 17.4：进行数字设计库管理的软件，可以调用Design Entry HDL、PCB Librarian、PCB Designer、Allegro System Architect等建立的元器件符号和模型。
➢Model Integrity 17.4：模型编辑与验证工具。
➢Project Manager17.4：Design Entry HDL的项目管理器。
Allegro SPB 15.7以后的版本的模块不仅提供了强大的PCB设计功能，还提供了以下特有功能。
➢混合设计输入工具支持从结构到电路的模拟/数字设计，框图编辑工具可以自动按HDL语言描述生成模块框图，或者由高端框图生成HDL语言文本。
➢自顶向下设计，可以由混合级的设计直接生成Verilog或VHDL网络表，用户在仿真时不需要进行数据转换工作。
➢可以在原理图中驱动物理设计的属性和修改约束条件，包括 PCB 设计所必需的布线优先级、终端匹配规则等。
➢可以检查终端匹配、电流不足、短路、未连接引脚、DRC错误等问题。
➢自动高亮自定义检查规则。
➢电气物理规则驱动设计。
➢自动/交互式布局，自动/交互式布线。
➢布线长度的设计规则要满足电路的时序要求。
➢在线分析工具包括物理设计规则检查，信号噪声、时序分析，可靠性、可测试性、可生产性、热学分析，对高速系统可以计算布线的传输延时、寄生电容、电阻、电感和特征阻抗等参数。
➢可以计算网络的窜扰，电磁兼容，热漂移，信号的上升沿、下降沿、过冲及其前向、后向的窜扰等。
通过上述特有功能，可以较好地完成以下工作。
➢对数字电路进行逻辑分析。以Verilog-XL和NC Simulator为核心，配以直观、易用的仿真环境，构成顺畅的数字电路分析流程。
➢针对模拟电路的功能验证。采用适合工程技术人员使用的工具界面，配合高精度、强收敛的模拟仿真器所提供的直流分析、交流分析、瞬态功率分析、灵敏度分析及参数优化等功能，可以辅助用户完美地实现对模拟电路及数字/模拟混合电路的分析。
➢针对“设计即正确”的思想，Cadence在PCB布局、布线设计领域传统的物理约束的基础上扩充了电气约束能力，可以更好地解决高速 PCB 电路设计中遇到的信噪、电磁兼容等问题，配以智能化的无网格布局方式和 SPECCTRA 布线工具，可以大大提高设计成功率。
➢针对高速、高密度PCB系统设计，Cadence改变了传统的先设计再分析的方法，提供了设计与分析紧密结合的全新设计方法和强有力的设计工具PCB SI。