下载掌阅APP，畅读海量书库
立即打开
有史以来，人们就开始在石头、木材、骨头和其他材料上划痕、雕刻图案和刻字，以记录信息和创造艺术。这些早期的材料去除形式可视为刻蚀技术的起源。
刻蚀在整个历史中的重要性可以用几个引人注目的例子来说明。汉谟拉比法典大约在公元前1754年刻在一块石碑上，是最早和最有影响力的法律标准之一。公元第一个一千年的后半期，中国唐代用木刻印刷纸币。米开朗琪罗的大卫雕像是欧洲文艺复兴的典型代表。所有这些刻蚀技术都使用物理能量来去除材料。
化学刻蚀技术是中世纪欧洲发展起来的一种用酸来装饰盔甲的更为精细的技术。表面的选定区域被柔软的“掩模剂”覆盖，这些“掩模”可以用尖锐的物体轻松去除，暴露的区域被“刻蚀剂”去除。有史以来最伟大的刻蚀师之一是伦勃朗，他创作了大约290幅版画。他的许多刻蚀版仍然留存于世。
1782年，John Senebier发现，某些树脂在光照下失去了对松节油的溶解性。这使得早期形式的光掩模得以产生，并最终导致了摄影方法的发展。1936年，Paul Eisler发明了印刷和刻蚀电路板。1958年，Jack Kilby和Robert Noyce实现了第一个集成电路，刻蚀也起到了重要作用。“etch（刻蚀）”和“etching”这两个词在Kilby的开创性美国专利3138743“微型电子电路”（Kilby，1959）中出现了11次。
最初，集成电路是用湿化学方法刻蚀的，使用光刻胶作为掩模。虽然这些方法对某些单晶材料和选定的刻蚀剂是有方向性的，但是去除非晶材料的刻蚀在各个方向上的速度大致相同。这种刻蚀也称为各向同性刻蚀。它仅适用于横向尺寸远大于待刻蚀材料厚度的对象。这种性质显然是器件微缩的障碍。湿法刻蚀的另一个缺点是会产生大量有毒废物。
为了克服这些挑战，在20世纪80年代，等离子体干法刻蚀方法被引入到集成半导体器件的制造中。当等离子体与固体表面接触时，会发生一种称为溅射的现象，这种现象会导致材料去除。溅射是由W.R.Grove于1852年发现的。20世纪60年代，电子工业使用惰性气体等离子体物理溅射。当将晶圆置于射频（RF）电极上时，离子被加速，并且可以提高溅射速率以使该方法更高效（Coburn和Kay，1972）。然而，物理溅射仍然太慢，无法用于半导体器件的制造。它还严重缺乏对掩模和停止材料的选择性。
化学反应提供了必要的性能提升。化学等离子体刻蚀的发展始于氧射频等离子体中光刻胶的剥离（Irving等人，1971）。很快，氟和氯等离子体被测试用于刻蚀各种材料。当用氟氯烃气体代替氩气时，观察到硅刻蚀速率增加了10～20倍（Hosokawa等人，1974）。“反应离子刻蚀”（RIE）一词产生于20世纪70年代中期，用于涉及化学反应等离子体的刻蚀技术，其中晶圆放置在射频电极上。最初，尽管在实验中清楚地证明了刻蚀速率提高的好处，但仍不了解刻蚀速率提高的机理（Bondur，1976）。Coburn和Winters发现，“观察到的刻蚀速率的大小使得离子轰击引起的增强不能简单地通过将物理溅射过程叠加到化学刻蚀过程上来解释”（Coburn和Winters，1979）。他们的开创性实验证明了离子和中性粒子通量之间存在协同作用。协同效应也是具有原子层精度的原子层刻蚀（ALE）中的一个关键概念。我们将在本书中使用这个概念。
基于贝尔实验室的发展，随着批量RIE反应器的引入，具有生产价值的刻蚀反应器在半导体行业占据了一席之地。Donnelly和Kornblit（2013）在一篇评论文章中对等离子体刻蚀设备的发展进行了综述。20世纪90年代，引入了单晶圆刻蚀反应器，提高了晶圆间的可重复性和整体工艺控制。这10年也是为大量迅速出现的应用寻找最佳源技术的时期。第一个单晶圆刻蚀反应器是简单的平行板反应器，晶圆基座施加射频功率。一些实施例的特征在于刻蚀速率增强磁场。
由变压器耦合等离子体（TCP）或电感耦合等离子体（ICP）驱动的高密度等离子体已成为硅和金属刻蚀的首选。中密度电容耦合等离子体（CCP）源被证明在刻蚀氧化硅和其他电介质材料方面具有优越性。20世纪90年代末，随着大马士革金属化工艺的引入，CCP反应器得到了广泛的应用，这为相对介电常数低的材料（即所谓的低 κ 材料）的刻蚀创造了一个巨大的市场。
21世纪头10年是通过调节离子通量、中性粒子通量和温度的径向均匀性，从而不断改善整个晶圆均匀性的10年。这是为满足摩尔定律，晶圆从200mm向300mm过渡及其均匀性要求不断提高所推动的。过去10年高度关注了芯片和特征尺寸微缩的行为。这是由于从传统的摩尔定律微缩转换到垂直器件微缩，驱动了具有越来越高深宽比的器件的发展，如3D NAND闪存和鳍式场效应晶体管（FinFET）。
解决芯片性能挑战的方案之一是“时域处理”，例如等离子体脉冲和混合模式脉冲（MMP），其中射频功率和气流是脉冲的。时域处理要求所有子系统在第二个时间尺度上以更快的速度重复运行。考虑到需要使用包括径向调节旋钮在内的大量工艺参数控制的所有参数，这是一项巨大的工程挑战。基于模型的工艺控制器和机器学习工艺开发算法正在被引入。
随着半导体器件微缩到亚10nm，需要具有原子级保真度的刻蚀技术。这里，保真度是指形状和组成与设计工程师意图的匹配程度（Kanarik等人，2015）。ALE已经在实验室研究了30多年，有望达到这一性能水平。关于ALE的第一份报告是Yoder发表在美国专利4756794中的，标题为“原子层刻蚀”（Yoder，1988）。在20世纪90年代的第一波研究之后，第二波研究兴趣和发展始于21世纪中期，这是因为需要具有无限选择性的刻蚀技术，以及能够在低至亚单层分辨率上将受控数量的材料去除。
在“ALE”框架下讨论了各种刻蚀技术，包括非常慢的RIE工艺、自由基和蒸汽刻蚀。刻蚀界缺乏共识和共同术语阻碍了真正的ALE发展。2014年4月，在关于ALE的Sematech研讨会上，采用了ALE为包含至少两个自限步骤的刻蚀工艺的定义。该定义类似于其对应的原子层沉积（ALD）。ALE采用了ALD中的许多既定概念。将刻蚀过程分离为自限步骤打破了离子和中性粒子通量同时存在时RIE中产生的平衡。其结果是改善了整个晶圆、具有不同关键尺寸[称为深宽比相关刻蚀（ARDE）]和表面平滑度（Kanarik等人，2015）形貌的均匀性。它还大大简化了工艺，使ALE易于获得严格的基本理解。
本书涵盖了定向和各向同性ALE的最新研究和进展，并将其置于半导体器件的已建立的干法刻蚀技术的背景下。在本书中，我们将按复杂性增加的顺序介绍刻蚀技术。我们将从关键的基本表面工艺开始，然后是单一物种刻蚀技术（热刻蚀和自由基刻蚀）、顺序多物种刻蚀（ALE）和多物种连续处理（RIE）。最后，我们将回顾等离子体和产生本书上半部分讨论的物种的其他方法。
本书的这种架构没有考虑各种刻蚀技术发现的时间顺序或其市场规模。新的ALE将在经典的RIE之前进行研究。定向ALE作为RIE的简化实施例引入，更易于严格处理。突出的RIE特性将呈现为连续加工缺乏自限制性的结果，其中所有物种通量始终处于开启状态。目标是在原子水平上尽可能严格地理解RIE，以阐明RIE至今仍然存在的“黑箱”（Winters等人，1977；Gottscho等人，1999）。
本书将介绍特定的刻蚀应用，例如栅极刻蚀、接触孔刻蚀或3D NAND通道孔刻蚀，作为所讨论机制的示例，而不是试图全面描述工艺挑战和解决方案。半导体器件和相应刻蚀应用的出现和发展速度太快，这种尝试在几年内就会过时。相反，本书的目的是提供对所有干法刻蚀技术的原子层次理解，希望有助于为现有和新兴的半导体器件开发特定的解决方案。
等离子体是产生干法刻蚀中使用的离子和自由基的首选方法。本书详细介绍了等离子体和源技术，足以理解它们如何影响刻蚀表面的粒子通量。为了加深理解，我们参考了关于等离子体技术和材料加工的开创性专著，即利伯曼专著（Lieberman和Lichtenberg，2005）。