下载掌阅APP，畅读海量书库
立即打开
1）为实现程序指令的顺序执行，CPU中______的值将自动加1。
A.指令寄存器（Instruction Register，IR）
B.程序计数器（Program Counter，PC）
C.地址寄存器（Address Register，AR）
D.指令译码器（Instruction Decoder，ID）
2）某系统由3个部件构成，每个部件的千小时可靠度都为 R ，该系统的千小时可靠度为［1-（1 -R ） 2 ］ R ，则该系统的构成方式是______。
A.3个部件串联
B.3个部件并联
C.前两个部件并联后与第三个部件串联
D.第一个部件与后两个部件并联构成的子系统串联
3）以下关于计算机系统中断概念的叙述中，正确的是______。
A.设备提出的中断请求和电源掉电都是可屏蔽中断
B.由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断
C.由I/O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断
D.由I/O设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断
4）计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其______。
A.操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC）
B.操作码应存入程序计数器（PC），地址码应存入指令寄存器（IR）
C.操作码和地址码都应存入指令寄存器（IR）
D.操作码和地址码都应存入程序计数器（PC）
5）关于64位和32位微处理器，不能以2倍关系描述的是______。
A.通用寄存器的位数
B.数据总线的宽度
C.运算速度
D.能同时进行运算的位数
6）在输入/输出控制方法中，采用______可以使得设备与主存间的数据块传送无须CPU干预。
A.程序控制输入/输出
B.中断
C.DMA
D.总线控制
7）若内存容量为4GB，字长为32位，则______。
A.地址总线和数据总线的宽度都为32位
B.地址总线的宽度为30位，数据总线的宽度为32位
C.地址总线的宽度为30位，数据总线的宽度为8位
D.地址总线的宽度为32位，数据总线的宽度为8位
8）设用2K×4位的存储器芯片组成16K×8位的存储器（地址单元为0000H～3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为______。
A.0000H
B.0800H
C.2000H
D.2800
9）编写汇编语言程序时，下列寄存器中程序员可访问的是______。
A.程序计数器（PC）
B.指令寄存器（IR）
C.存储器数据寄存器（Memory Data Register，MDR）
D.存储器地址寄存器（Memory Address Register，MAR）
10）正常情况下，操作系统对保存有大量有用数据的硬盘进行______操作时，不会清除有用数据。
A.磁盘分区和格式化
B.磁盘格式化和碎片整理
C.磁盘清理和碎片整理
D.磁盘分区和磁盘清理
11）在CPU中，用于跟踪指令地址的寄存器是______。
A.地址寄存器（MAR）
B.数据寄存器（MDR）
C.程序计数器（PC）
D.指令寄存器（IR）
12）指令系统中采用不同寻址方式的目的是______。
A.提高从内存获取数据的速度
B.提高从外存获取数据的速度
C.降低操作码的译码难度
D.扩大寻址空间并提高编程的灵活性
13）在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以______。
A.提高数据传输速度
B.提高数据传输量
C.减少信息传输线的数量
D.减少指令系统的复杂性
14）若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入______。
A.程序计数器（PC）
B.地址寄存器（AR）
C.累加器（AC）
D.算术逻辑运算单元（ALU）
15）若某计算机系统的I/O接口与主存采用统一编址，则输入/输出操作是通过______指令来完成的。
A.控制
B.中断
C.输入/输出
D.访存
16）总线复用方式可以______。
A.提高总线的传输带宽
B.增加总线的功能
C.减少总线中信号线的数量
D.提高CPU利用率
17）在CPU的寄存器中，______对用户是完全透明的。
A.程序计数器
B.指令寄存器
C.状态寄存器
D.通用寄存器
18）CPU中译码器的主要作用是进行______。
A.地址译码
B.指令译码
C.数据译码
D.选择多路数据至ALU
19）位于CPU与主存之间的高速缓冲存储器（Cache）用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由______完成。
A.硬件
B.软件
C.用户
D.程序员
20）内存单元按字节编址，地址0000A000H～0000BFFFH共有______个存储单元。
A.8192K
B.1024K
C.13K
D.8K
21）相联存储器按______访问。
A.地址
B.先入后出的方式
C.内容
D.先入先出的方式
22）若CPU要执行的指令为MOV R1，＃45（即将数值45传送到寄存器R1中），则该指令中采用的寻址方式为______。
A.直接寻址和立即寻址
B.寄存器寻址和立即寻址
C.相对寻址和直接寻址
D.寄存器间接寻址和直接寻址
23）一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间 t 取 f t =3△ t 、分析时间 t 分析 =2△ t 、执行时间 t 执行 =4△ t 的情况下，若按串行方式执行，则10条指令全部执行完需要 ① △ t 。若按照流水方式执行，则执行完10条指令需要 ② △ t 。
①A.40
B.70
C.90
D.100
②A.20
B.30
C.40
D.45
24）在CPU中，______不仅要保证指令的正确执行，还要能够处理异常事件。
A.运算器
B.控制器
C.寄存器组
D.内部总线
25）______不属于按寻址方式划分的一类存储器。
A.随机存储器
B.顺序存储器
C.相联存储器
D.直接存储器
26）在I/O设备与主机间进行数据传输时，CPU只需在开始和结束时进行少量处理，而无须干预数据传送过程的______方式。
A.中断
B.程序查询
C.无条件传送
D.直接存储器存取
27）______不属于系统总线。
A.ISA
B.EISA
C.SCSI
D.PCI
28）常用的虚拟存储器由______两级存储器组成。
A.主存-辅存
B.主存-网盘
C.Cache-主存
D.Cache-硬盘
29）中断向量可提供______。
A.I/O设备的端口地址
B.所传送数据的起始地址
C.中断服务程序的入口地址
D.主程序的断点地址
30）为了便于实现多级中断嵌套，使用______来保护断点和现场最有效。
A.ROM
B.中断向量表
C.通用寄存器
D.堆栈
31）DMA工作方式下，在______之间建立了直接的数据通路。
A.CPU与外设
B.CPU与主存
C.主存与外设
D.外设与外设
32）地址编号从80000H到BFFFFH且按字节编址的内存容量为 ① KB。若用16K×4b的存储器芯片构成该内存，共需 ② 片。
①A.128
B.256
C.512
D.1024
②A.8
B.16
C.32
D.64
33）指令寄存器的位数取决于______。
A.存储器的容量 B.指令字长
C.数据总线的宽度
D.地址总线的宽度
34）某指令流水线由4段组成，各段所需要的时间如图2-9所示。连续输入8条指令时的吞吐率（单位时间内流水线所完成的任务数或输出的结果数）为______。
图2-9 流水线示意图
A.8/56△ t
B.8/32△ t
C.8/28△ t
D.8/24△ t
35）______不是RISC的特点。
A.指令种类丰富
B.高效的流水线操作
C.寻址方式较少
D.硬布线控制
36）若某计算机字长为32位，内存容量为2GB，按字编址，则可寻址范围为______。
A.1024MB
B.1GB
C.512MB
D.2GB
37）在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是______。
A.程序计数器
B.状态寄存器
C.通用寄存器
D.累加寄存器
38）通常可以将计算机系统中执行一条指令的过程分为取指令、分析和执行指令3步。若取指令时间为4△ t ，分析时间为2△ t ，执行时间为3△ t ，按顺序方式从头到尾执行完600条指令所需的时间为 ① △ t ；若按照执行第 i 条，分析第 i +1条，读取第 i +2条重叠的流水线方式执行指令，则从头到尾执行完600条指令所需时间为 ② △ t 。
①A.2400
B.3000
C.3600
D.5400
②A.2400
B.2405
C.3000
D.3009
39）三总线结构的计算机总线系统由______组成。
A.CPU总线、内存总线和I/O总线
B.数据总线、地址总线和控制总线
C.系统总线、内部总线和外部总线
D.串行总线、并行总线和PCI总线
40）计算机采用分级存储体系的主要目的是解决______问题。
A.主存容量不足
B.存储器读写可靠性
C.外设访问效率
D.存储容量、成本和速度之间的矛盾
41）以下关于RISC和CISC的叙述中，不正确的是______。
A.RISC通常比CISC的指令系统更复杂
B.RISC通常比CISC配置更多的寄存器
C.RISC编译器的子程序库通常比CISC编译器的子程序库大得多
D.RISC比CISC更加适合VLSI工艺的规整性要求
42）Flynn分类法基于信息流特征将计算机分成4类，其中______只有理论意义而无实例。
A.SISD
B.MISD
C.SIMD
D.MIMD
43）Cache的地址映射方式中，发生块冲突次数最少的是______。
A.全相联映射
B.组相联映射
C.直接映射
D.无法确定
1）B。
指令寄存器（IR）用来保存当前正在执行的指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，再传送至指令寄存器 IR。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器（ID）就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。
地址寄存器（AR）用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，因此必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。
为了保证程序指令能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入程序计数器，因此程序计数器的内容就是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改程序计数器的内容，即每执行一条指令程序计数器增加一个量，这个量等于指令所含的字节数，以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，因此修改的过程通常只是简单地对程序计数器加1。
2）C。
系统可靠性公式分为：
串行系统： R = R 1 × R 2 × R 3 ×…× R n 。
并行系统： R =1-（1 -R 1 ）×（1 -R 2 ）×…×（1 -R n ）。
选项A可靠度为 R × R × R 。
选项B可靠度为1-（1 -R ）×（1 -R ）×（1 -R ）。
选项C可靠度为［1-（1 -R ）×（1 -R ）］× R 。
选项D可靠度为 R ×［1-（1 -R ）×（1 -R ）］。
3）C。
按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断（又叫非屏蔽中断）和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。典型的不可屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。对于软中断，它不受中断允许标志位（IF位）的影响，所以属于不可屏蔽中断范畴。
4）C。
程序被加载到内存后开始运行，当CPU执行一条指令时，先把它从内存储器取到数据寄存器（DR）中，再送入指令寄存器（IR）暂存，指令译码器根据指令寄存器的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。
程序计数器（PC）具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入程序计数器，该地址在程序加载到内存时确定，因此程序计数器的内容就是程序第一条指令的地址。执行指令时，CPU将自动修改程序计数器的内容，以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，因此修改的过程通常只是简单地对程序计数器加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移地址得到。
5）C。
计算机系统的运算速度受多种因素的影响，64位微处理器可同时对64位数据进行运算，但不能说其速度是32位微处理器的2倍。
6）C。
计算机中主机与外设间进行数据传输的输入/输出控制方法有程序控制方式、中断方式、DMA等。
在程序控制方式下，由CPU执行程序控制数据的输入/输出过程。
在中断方式下，外设准备好输入数据或接收数据时向CPU发出中断请求信号，若CPU决定响应该请求，则暂停正在执行的任务，转而执行中断服务程序进行数据的输入/输出处理，之后再回去执行原来被中断的任务。
在DMA方式下，CPU只需向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给 CPU，这样很大程度上就减轻了CPU的负担，可以大大节省系统资源。
7）A。
内存容量为4GB，即内存单元的地址宽度为32位。字长为32位，即要求数据总线的宽度为32位，因此地址总线和数据总线的宽度都为32位。
8）B。
由2K×4位的存储器芯片组成容量为16K×8位的存储器时，共需要16片［16K×8/（2K×4）］。用2个存储器芯片组成2K×8的存储空间（每个芯片的地址空间连续），16K×8位的存储空间共分为8段，即0000H～07FFH，0800H～0FFFH，1000H～17FFH，1800H～1FFFH，2000H～27FFH，2800H～2FFFH，3000H～37FFH，3800H～3FFFH。显然，地址单元0B1FH所在芯片的起始地址为0800H。
9）A。
指令寄存器（IR）用于暂存从内存取出的、正在运行的指令，这是由系统使用的寄存器，程序员不能访问。
存储器数据寄存器（MDR）和存储器地址寄存器（MAR）用于对内存单元访问时的数据和地址暂存，也是由系统使用，程序员不能访问。
程序计数器（PC）用于存储指令的地址，CPU根据该寄存器的内容从内存读取待执行的指令，程序员可以访问该寄存器。
10）C。
磁盘格式化是指把一张空白的盘划分成一个个小区域并编号，以供计算机存储和读取数据。格式化是一种纯物理操作，是在磁盘的所有数据区上写零的操作过程，同时对硬盘介质做一致性检测，并且标记出不可读和坏的扇区。由于大部分硬盘在出厂时已经格式化过，因此只有在硬盘介质产生错误时才需要进行格式化。
磁盘分区就是将磁盘划分成一块块的存储区域。在传统的磁盘管理中，将一个硬盘分为两大类分区：主分区和扩展分区。主分区是能够安装操作系统、能够进行计算机启动的分区，这样的分区可以直接格式化，然后安装系统，直接存放文件。
磁盘里的文件都是按存储时间先后来排列的，理论上文件之间都是紧凑排列而没有空隙的。但是，用户常常会对文件进行修改，而且新增加的内容并不是直接加到源文件的位置，而是放在磁盘存储空间的末尾，系统会在这两段之间加上联系标识。当有多个文件被修改后，磁盘里就会有很多不连续的文件。一旦文件被删除，所占用的不连续空间就会空着，并不会被自动填满，而且新保存的文件也不会放在这些地方，这些空着的磁盘空间就被称作“磁盘碎片”。因此，硬盘的每个分区里都会有碎片。碎片太多，其他的不连续文件相应也多，系统在执行文件操作时就会因反复寻找联系标识导致工作效率大大降低，直接的反映就是感觉慢。
磁盘清理将删除计算机上所有不需要的文件（这些文件由用户或系统进行确认）。
磁盘碎片整理就是通过系统软件或者专业的磁盘碎片整理软件对计算机磁盘在长期使用过程中产生的碎片和凌乱文件重新整理，以释放出更多的磁盘空间，可提高计算机的整体性能和运行速度。
11）C。
CPU中通常设置一些寄存器，用于暂时存储程序运行过程中的相关信息。其中，通用寄存器常用于暂存运算器需要的数据或运算结果，地址寄存器和数据寄存器用于暂存访问内存时的地址和数据，指令寄存器用于暂存正在执行的指令，程序计数器中存放待执行的指令的地址。
12）D。
寻址方式是指寻找操作数或操作数地址的方式。指令系统中采用不同寻址方式的目的是在效率和方便性上找一个平衡。立即寻址和寄存器寻址在效率上是最快的，但是寄存器数目少，不可能将操作数都存入其中等待使用，立即寻址的使用场合也非常有限，这样就需要将数据保存在内存中，然后使用直接寻址、寄存器间接寻址、寄存器相对寻址、基址加变址寻址、相对基址及变址寻址等寻址方式将内存中的数据移入寄存器中。
13）C。
总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。采用总线结构主要有以下优点：简化系统结构，便于系统设计制造；大大减少了连线数目，便于布线，减小体积，提高系统的可靠性；便于进行接口设计，所有与总线连接的设备均采用类似的接口；便于系统的扩充、更新与灵活配置，易于实现系统的模块化；便于设备的软件设计，所有接口的软件就是对不同接口地址进行操作；便于进行故障诊断和维修，同时也降低了成本。
14）A。
直接寻址是指操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。而跳转指令中的操作数即为要转向执行的指令地址。因此，应将指令中的地址码送入程序计数器（PC），以获得下一条指令的地址，从而实现程序执行过程的自动控制功能。
15）D。
常用的I/O接口编址方法有两种：一是与内存单元统一编址，二是单独编址。
与内存单元统一编址方式为：将 I/O接口中有关的寄存器或存储部件看作存储器单元，与主存中的存储单元统一编址。这样，内存地址和接口地址统一在一个公共的地址空间里，对 I/O接口的访问就如同对主存单元的访问一样，可以用访问内存单元的指令访问I/O接口。
I/O接口单独编址是指通过设置单独的I/O地址空间，为接口中的有关寄存器或存储部件分配地址码，需要设置专门的I/O指令进行访问。这种编址方式的优点是不占用主存的地址空间，访问主存的指令和访问接口的指令不同，在程序中容易使用和辨认。
16）C。
总线是一组能为多个部件分时共享的信息传送线，用来连接多个部件并为之提供信息交换通路，通过总线复用方式可以减少总线中信号线的数量，以较少的信号线传输更多的信息。
17）B。
寄存器组是CPU中的一个重要组成部分，它是CPU内部的临时存储空间。寄存器既可以用来存放数据和地址，也可以存放控制信息或CPU工作时的状态。在CPU中增加寄存器的数量，可以使CPU把执行程序时所需的数据尽可能地放在寄存器中，从而减少访问内存的次数，提高其运行速度。但是，寄存器的数目也不能太多，除了增加成本外，寄存器地址编码增加还会增加指令的长度。CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。
程序计数器是存放指令地址的寄存器，其作用是：当程序顺序执行时，每取出一条指令，程序计数器内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入程序计数器，然后由程序计数器指向新的指令地址。
指令寄存器用于存放正在执行的指令，指令从内存取出后送入指令寄存器。其操作码部分经指令译码器送微操作信号发生器，其地址码部分指明参加运算的操作数的地址形成方式。在指令执行过程中，指令寄存器中的内容保持不变。
状态寄存器用于保存指令执行完成后产生的条件码，例如运算是否有溢出、结果为正还是为负、是否有进位等。此外，状态寄存器还保存中断和系统工作状态等信息。
通用寄存器组是CPU中的一组工作寄存器，运算时用于暂存操作数或地址。在程序中使用通用寄存器可以减少访问内存的次数，提高运算速度。
在汇编语言程序中，程序员可以直接访问通用寄存器以存取数据，可以访问状态寄存器以获取有关数据处理结果的相关信息，可以通过程序计数器进行寻址，但是不能访问指令寄存器。
18）B。
CPU中指令译码器的功能是对现行指令进行分析，确定指令类型和指令所要完成的操作以及寻址方式，并将相应的控制命令发往相关部件。
19）A。
提供“高速缓存”的目的是让数据存取的速度适应CPU的处理速度，其基于的原理是内存中“程序执行与数据访问的局域性行为”，即一定程序执行时间和空间内，被访问的代码集中于一部分。为了充分发挥高速缓存的作用，不仅依靠“暂存刚刚访问过的数据”，还要使用硬件实现的指令预测与数据预取技术，即尽可能把将要使用的数据预先从内存中取到高速缓存中。
20）D。
每个地址编号为一个存储单元（容量为1B），地址区间0000A000H～0000BFFFH共有1FFF+1（即2 13 ）个地址编号，1KB=1024B，因此该地址区间的存储单元数也就是8K。
21）C。
相联存储器是一种按内容访问的存储器。其工作原理是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字。
相联存储器可用在高速缓冲存储器中，在虚拟存储器中用来做段表、页表或快表存储器，还可用在数据库和知识库中。
22）B。
指令中的寻址方式就是对指令中的地址字段进行解释，以获得操作数的方法或获得程序转移地址的方法。常用的寻址方式有：
● 立即寻址：操作数就包含在指令中。
● 直接寻址：操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。
● 寄存器寻址：操作数存放在某一寄存器中，指令中给出存放操作数的寄存器名。
● 寄存器间接寻址：操作数存放在内存单元中，操作数所在存储单元的地址在某个寄存器中。
● 间接寻址：指令中给出操作数地址的地址。
● 相对寻址：指令地址码给出的是一个偏移量（可正可负），操作数地址等于本条指令的地址加上该偏移量。
● 变址寻址：操作数地址等于变址寄存器的内容加偏移量。
题目给出的指令中，R1是寄存器，属于寄存器寻址方式，45是立即数，属于立即寻址方式。
23）①C。
②D。
根据题目中给出的数据，每一条指令的执行过程需要9△ t 。在串行执行方式下，执行完一条指令后才开始执行下一条指令，10条指令共耗时90△ t 。
若按照流水方式执行，则在第 i +2条指令处于执行阶段时就可以分析第 i +1条指令，同时取第 i 条指令，由于指令的执行阶段所需时间最长为4△ t ，因此指令开始流水执行后，每4△ t 将完成一条指令，所需时间为3△ t +2△ t +4△ t +4△ t ×9=45△ t 。
24）B。
计算机中的CPU是硬件系统的核心，用于数据的加工处理，能完成各种算术、逻辑运算及控制功能。其中，控制器的作用是控制整个计算机的各个部件有条不紊地工作，它的基本功能就是从内存取指令和执行指令。
25）C。
存储系统中的存储器按访问方式分类可分为按地址访问的存储器和按内容访问的存储器，按寻址方式分类可分为随机存储器、顺序存储器和直接存储器。随机存储器指可对任何存储单元存入或读取数据，访问任何一个存储单元所需的时间是相同的。顺序存储器指访问数据所需要的时间与数据所在的存储位置相关，磁带是典型的顺序存储器。直接存储器是介于随机存取和顺序存取之间的一种寻址方式。磁盘是一种直接存取存储器，它对磁道的寻址是随机的，而在一个磁道内，则是顺序寻址。相联存储器是一种按内容访问的存储器。其工作原理是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较，从而找出存储器中所有与关键字相同的数据字。
26）D。
中断方式下的数据传送是当 I/O接口准备好接收数据或准备好向CPU传送数据时，就发出中断信号通知 CPU。对中断信号进行确认后，CPU保存正在执行的程序的现场，转而执行提前设置好的I/O中断服务程序，完成一次数据传送的处理。这样，CPU就不需要主动查询外设的状态，在等待数据期间可以执行其他程序，从而提高了CPU的利用率。采用中断方式管理 I/O设备，CPU和外设可以并行地工作。
程序查询方式下，CPU通过执行程序查询外设的状态，判断外设是否准备好接收数据或准备好了向CPU输入的数据。
直接存储器存取（DMA）方式的基本思想是通过硬件控制实现主存与 I/O设备间的直接数据传送，数据的传送过程由DMA控制器进行控制，不需要CPU的干预。在DMA方式下，由CPU启动传送过程，即向设备发出“传送一块数据”的命令，在传送过程结束时，DMA控制器通过中断方式通知CPU进行一些后续处理工作。
27）C。
系统总线又称内总线或板级总线，在微机系统中用来连接各功能部件而构成一个完整的微机系统。系统总线包含有三种不同功能的总线，即数据总线、地址总线和控制总线。
ISA总线标准是IBM公司1984年为推出PC/AT机而建立的系统总线标准，所以也叫AT总线。它是对XT总线的扩展，以适应8/16位数据总线的要求。
EISA总线是1988年由Compaq等9家公司联合推出的总线标准。它在ISA总线的基础上使用双层插座，在原来ISA总线的98条信号线上又增加了98条信号线，也就是在两条ISA信号线之间添加一条EISA信号线。在实际应用中，EISA总线完全兼容ISA总线的信号。
PCI总线是当前最流行的总线之一，它是由Intel公司推出的一种局部总线。它定义了32位数据总线，且可扩展为64位。PCI总线主板插槽的体积比原ISA总线插槽还小，支持突发读写操作，最大传输速率可达132MB/s，可同时支持多组外围设备。PCI局部总线不能兼容现有的ISA、EISA、MCA总线，但它不受制于处理器，是基于奔腾等新一代微处理器而发展的总线。
SCSI是一种用于计算机和智能设备（硬盘、软驱、光驱、打印机、扫描仪等）之间系统级接口的独立处理器标准。
28）A。
在具有层次结构存储器的计算机中，虚拟存储技术可为用户提供一个比主存储器大得多的可随机访问的地址空间。虚拟存储技术使辅助存储器和主存储器密切配合，对用户来说，好像计算机具有一个容量比实际主存大得多的主存可供使用，因此称为虚拟存储器。虚拟存储器的地址称为虚地址或逻辑地址。
29）C。
计算机在执行程序的过程中，当遇到急需处理的事件时，暂停当前正在运行的程序，转去执行有关服务程序，处理完后自动返回原来的程序，这个过程称为中断。
中断是一种非常重要的技术，输入/输出设备和主机交换数据、分时操作、实时系统、计算机网络和分布式计算机系统中都要用到这种技术。为了提高响应中断的速度，通常把所有中断服务程序的入口地址（或称为中断向量）汇集为中断向量表。
30）D。
当系统中有多个中断请求时，中断系统按优先级进行排队。若在处理低级中断的过程中又有高级中断申请，则可以打断低级中断处理，转去处理高级中断，等处理完高级中断后再返回去处理原来的低级中断，称为中断嵌套。实现中断嵌套用后进先出的栈来保护断点和现场最有效。
31）C。
计算机系统中主机与外设间的输入/输出控制方式有多种，在DMA方式下，输入/输出设备与内存储器直接相连，数据传送由DMA控制器而不是主机CPU控制。CPU除了在传送开始和终止时进行必要的处理外，不参与数据传送的过程。
32）①B。
②C。
从80000H～BFFFFH的地址空间为80000H-BFFFFH+1=40000H（即2 18 ）个，按字节编址的话，对应的容量为2 8 KB，即256KB。若用16K×4b的芯片构成该内存，构成一个16KB存储器需要2片，256÷16=16，因此共需要32片。
33）B。
指令寄存器是CPU中的关键寄存器，其内容为正在执行的指令，显然其位数取决于指令字长。
34）C。
流水线的吞吐率指的是计算机中的流水线在特定的时间内可以处理的任务或输出数据的结果数量。流水线的吞吐率可以进一步分为最大吞吐率和实际吞吐率。该题目中要求解的是实际吞吐率，以流水方式执行8条指令的时间是28△ t ，因此吞吐率为8/28△ t 。
35）A。
RISC的主要特点是重叠寄存器窗口技术，优化编译技术。RISC使用了大量的寄存器，合理分配寄存器、提高寄存器的使用效率及减少访存次数等，都应通过编译技术的优化来实现。
36）C。
内存容量2GB=2×1024×1024×1024×8位，按字编址时，存储单元的个数为2×1024×1024×1024×8/32=512×1024×1024，即可寻址范围为512MB。
37）D。
CPU中有一些重要的寄存器，程序计数器用于存放指令的地址。当程序顺序执行时，每取出一条指令，程序计数器内容自动增加一个值，指向下一条要取的指令；当程序出现转移时，则将转移地址送入程序计数器，然后由程序计数器给出新的指令地址。
状态寄存器用于记录运算中产生的标志信息。状态寄存器中的每一位单独使用，成为标志位。标志位的取值反映了ALU当前的工作状态，可以作为条件转移指令的转移条件。典型的标志位有以下几种：进位标志位（C）、零标志位（Z）、符号标志位（S）、溢出标志位（V）、奇偶标志位（P）。
通用寄存器组是CPU中的一组工作寄存器，运算时用于暂存操作数或地址。在程序中使用通用寄存器可以减少访问内存的次数，提高运算速度。
累加寄存器是一个数据寄存器，在运算过程中暂时存放操作数和中间运算结果，不能用于长时间地保存一个数据。
38）①D。
②B。
指令顺序执行时，每条指令需要9△ t （4△ t +2△ t +3△ t ），执行完600条指令需要5400△ t 。
若采用流水方式，则在分析和执行第1条指令时，就可以读取第2条指令，当第1条指令执行完成时，第2条指令进行分析和执行，而第3条指令可进行读取操作。因此，第1条指令执行完成后，每4△ t 就可以完成1条指令，600条指令的总执行时间为9△ t +599×4△ t =2405△ t 。
39）B。
总线上传输的信息类型分为数据、地址和控制，因此总线由数据总线、地址总线和控制总线组成。
40）D。
计算机系统中，高速缓存一般用 SRAM，内存一般用 DRAM，外存一般采用磁盘存储器。SRAM的集成度低、速度快、成本高。DRAM的集成度高，但是需要动态刷新。磁存储器速度慢、容量大、价格便宜。因此，不同的存储设备组成分级存储体系，来解决速度、存储容量和成本之间的矛盾。
41）A。
计算机工作时就是取指令和执行指令。一条指令往往可以完成一串运算的动作，但需要多个时钟周期来执行。随着需求的不断增加，设计的指令集越来越多，为了支持这些新增的指令，计算机的体系结构会越来越复杂，发展成CISC指令结构的计算机。而在CISC指令集的各种指令中，其使用频率却相差悬殊，大约有20%的指令会被反复使用，占整个程序代码的80%。而余下的80%的指令却不经常使用，在程序中常用的只占20%，显然这种结构不太合理。
RISC和CISC在架构上的不同主要有：
① 在指令集的设计上，RISC指令格式和长度通常是固定的（如ARM是32位的指令），且寻址方式少而简单，大多数指令在一个周期内就可以执行完；CISC架构下的指令长度通常是可变的，指令类型也很多，一条指令通常要若干周期才可以执行完。由于指令集多少与复杂度上的差异，RISC的处理器可以利用简单的硬件电路设计出指令解码功能，这样易于流水线的实现。相对的CISC则需要通过只读存储器里的微码来进行解码，CISC因为指令功能与指令参数变化较大，执行流水线作业时有较多的限制。
② RISC架构中只有载入和存储指令可以访问存储器，数据处理指令只对寄存器的内容进行操作。为了加速程序的运算，RISC会设定多组寄存器，并且指定特殊用途的寄存器。CISC架构则允许数据处理指令对存储器进行操作，对寄存器的要求相对不高。
42）B。
Flynn主要根据指令流和数据流来分类，分为4类：
①单指令流单数据流（SISD）机器。
SISD机器是一种传统的串行计算机，它的硬件不支持任何形式的并行计算，所有的指令都是串行执行的，并且在某个时钟周期内，CPU只能处理一个数据流。因此，这种机器被称作单指令流单数据流机器。早期的计算机都是SISD机器。
②多指令流单数据流（MISD）机器。
MISD机器采用多个指令流来处理单个数据流。在实际情况中，采用多指令流处理多数据流才是更有效的方法。因此，MISD只是作为理论模型出现，没有投入实际应用。
③单指令流多数据流（SIMD）机器。
SIMD机器是采用一个指令流处理多个数据流。这类机器在数字信号处理、图像处理以及多媒体信息处理等领域非常有效。
Intel处理器实现的MMX、SSE（Streaming SIMD Extensions）、SSE2及 SSE3扩展指令集都能在单个时钟周期内处理多个数据单元。也就是说，人们现在用的单核计算机基本上都属于SIMD机器。
④多指令流多数据流（MIMD）机器。
MIMD机器可以同时执行多个指令流，这些指令流分别对不同数据流进行操作。例如，Intel和AMD的双核处理器就属于MIMD机器的范畴。
43）A。
Cache工作时，要复制主存信息到Cache中，就需要建立主存地址和Cache地址的映射关系。Cache的地址映射方法主要有三种，即全相联映射、直接映射和组相联映射。其中全相联映射意味着主存的任意一块可以映射到Cache中的任意一块，其特点是块冲突概率低，Cache空间利用率高，但是相联目录表容量大，导致成本高、查表速度慢；直接映射是指主存的每一块只能映射到Cache的一个特定的块中，整个Cache地址与主存地址的低位部分完全相同，其特点是硬件简单，不需要相联存储器，访问速度快（无须地址变换），但是Cache块冲突概率高，导致Cache空间利用率很低；组相联映射是对上述两种方式的折中处理，对Cache分组，实现组间直接映射，组内全相联，从而获得较低的块冲突概率和较高的块利用率，同时得到较快的速度和较低的成本。