2.2 闪存市场

闪存围绕着市场、产品和厂商三块向前不断发展的核心原因是闪存原厂驱动NAND产品和技术向前发展，同时扩充产能以满足客户对存储空间高速增长的需求。本节对闪存的原厂动态和技术发展趋势进行介绍。

2.2.1 最新原厂动态

本节要介绍的闪存原厂包括韩国三星、韩国SK海力士（合并了Solidigm）、日本铠侠、美国西部数据、中国长江存储。各家产品的NAND堆叠层数越来越大（目的是降低存储成本），但各家原厂堆叠层数增长速度和品质不尽相同，性能、参数和架构也有明显差异。

1.3D NAND的发展

自三星2013年推出第一代24层3D V-NAND以来，为增加闪存密度和闪存容量，闪存厂商“八仙过海各显神通”，不断增加3D NAND的堆叠层数。目前（2022年8月）已量产的3D NAND堆叠层数的代表为SK海力士的238层，以后将是300层以上3D NAND的天下。

NAND原厂各代次产品型号、堆叠层数统计如表2-4所示。

根据图2-17所示的闪存原厂路线图可知，各家原厂在不同的时间节点推出不同层数的NAND产品。SK海力士在最近几年较为激进，在层数增长上跑得最快，在2020年下半年都推出了176层的NAND，同时在2022年8月推出230+层的NAND。

按照Tech Insights的预估，到2023年各家原厂闪存产品的NAND堆叠层数会一直增长，400+甚至更高层数会相继出现。

国产存储新势力长江存储从32层和64层开始，跳过96层直接来到128层并实现量产，实属不易。它的128层NAND产品接口速度达到1600MT/s，读写擦性能和国际原厂的对应产品基本持平。

三星176层NAND原计划于2021年出来，但由于某些原因延迟到2022年上半年才量产，而SK海力士NAND抢先在2020年第四季度发布。从近期产品端的表现来看，三星有一些衰退的迹象。

纵观各原厂的NAND产品，竞争格局取决于两方面：一方面是决定NAND成本的层数和密度设计，这方面强调产品量产时间进度；另一方面是产能供应，这方面强调稳定性和规模化。

2.NAND产能

当前全球闪存市场呈现“多头竞争”态势。从2021年第四季NAND闪存厂商市场占有率来看，三星以33%位列第一，SK海力士以21%（合并Solidigm）占据全球市场第二位，铠侠以19%居第三位，其后是西部数据14%。市场占有率竞争背后，是厂商间的产能之战。各厂商已有产能及工厂汇总如表2-5所示。

（1）三星

三星在韩国平泽拥有较大的半导体厂区，并计划2030年前在平泽厂区兴建6个半导体工厂。其中平泽P1厂，NAND和DRAM月总产能约30万片。平泽P2厂于2018年开始兴建，2019年竣工并且配备完毕，自2021年开始营运，主要用于扩大DRAM、NAND Flash存储器的产能，产能与P1厂相当。2020年5月，三星投资8兆韩元扩增DRAM和NAND Flash生产线，并于2021下半年开始量产先进的V-NAND芯片。

平泽P3厂于2020年开始动工，用于生产DRAM、NAND闪存、系统半导体等混合产品。至本书完稿时，P3厂已经进入基础设施投放环节，并计划于2023年下半年竣工，将成为全球最大的半导体工厂。业界人士透露，P3厂完工后，三星将提前建设P4厂。

除了韩国平泽外，三星还计划在中国西安打造全球最大的闪存基地。三星已完成在西安建设的半导体二期扩建工程，相应设施已正式投入生产。三星西安二期产能达到每月13万片晶圆，若再加上原来每月12万片晶圆的产量，总产能达到每月25万片晶圆。

（2）铠侠

铠侠是全球第二大闪存制造商。日本四日市是铠侠重要的生产基地，1992年铠侠开始投建四日市工厂，1992年4月第一座制造大楼落成，目前用于生产3D NAND的厂房包括Fab2、Fab3、Fab4、Fab5、Fab6。

2020年10月铠侠宣布，为了加强3D NAND Flash产品BiCS FLASH的产能，决定于2021年春季，在四日市兴建新厂房Fab7，并于2022年4月竣工，2022年7月投产。2022年3月23日，铠侠宣布，将开始对位于日本岩手县北上市的工厂进行扩建，在K1工厂旁边兴建新的K2工厂，以提高3D NAND闪存的产量。铠侠表示，此次扩建于2022年4月开始动工，预计2023年竣工，未来会专注于BiCS Flash的生产。

（3）SK海力士

从产能方面来看，SK海力士的NAND闪存产能主要来自韩国，目前主要生产基地有清州的M11、M12、M15以及利川的M14。据韩媒Ddaily报道，SK海力士将在现有M15厂区内通过扩充生产设备的方式全力运营M15。据悉，M15已开始投入无尘室建设，因此NAND产能有望得到进一步提升。

除了上述NAND生产基地外，SK海力士通过收购美国英特尔NSG存储业务，在中国大连也有了NAND的布局。2020年10月，英特尔宣布把存储业务以90亿美元的价格出售给SK海力士，包括英特尔的NAND（非易失性存储）固态硬盘业务、NAND组件和晶圆业务，以及位于中国大连的NAND闪存生产基地Fab 68。

CFM闪存市场数据显示，SK海力士收购英特尔大连NAND工厂之后，其NAND市场占有率有望超过20%。

（4）长江存储

根据之前媒体的公开报道，国内NAND厂商长江存储的一号工厂已经实现稳定量产。2021年一号工厂月产能达到10万片晶圆。2020年6月20日，长江存储二号工厂项目在武汉东湖高新区开工，规划每月生产20万片晶圆。

3.NAND参数对比

ISSCC在2021年公布了一些厂商的NAND数据（见表2-6），下面从这些数据中看看176层NAND的表现。对于TLC NAND，主要看三星V7、SK海力士V7和铠侠BiCS6。

从量产时间上看，SK海力士V7最早于2020年第四季度宣布量产。三星V7和铠侠BiCS6有一年多的滞后，到目前（2022年第二季度）还没有官方量产消息发布。

2021年ISSCC公布了一些QLC方面的数据（见表2-7），毫无疑问，英特尔QLC NAND表现最为出色，它在144L QLC密度方面达到13.8Gb/mm ² ，领先SK海力士、西部数据/铠侠很多，当然后者仅为96L QLC。在性能方面，英特尔144L QLC NAND写入带宽为40MB/s，读写延时分别为85μs和1630μs，Plane个数是4，对异步的Plane提供了很好的随机读性能。整体来看，英特尔144L QLC NAND在各方面都遥遥领先，这得益于它在QLC领域多年的深耕和取得的QLC技术突破。

4.长江存储

国内厂商长江存储（下文简称“长存”）在3D NAND上发展非常不错，其产品在各项性能指标上均可以追平同类型的国际原厂NAND。

产品方面，长存紧跟业界3D NAND的堆叠层数，以开先河的Xtacking ^® 晶栈高速I/O架构来设计NAND产品。完成NAND的发展之后，长存开始布局系统级解决方案，包括SSD产品。下面介绍长存的最新NAND、Xtacking ^® 晶栈技术及最新SSD产品。

（1）TLC NAND：X2-9060和X3-9070

长存于2021年量产128层X2-9060 TLC NAND，Die大小为512Gb，Plane的个数是4。得益于Xtacking ^® 晶栈架构，该产品的I/O速度做到了1600MT/s，与其他国际原厂176层的速度相同，这是当年已量产的NAND中最高的接口速度。

X3-9070 TLC NAND支持的协议从ONFI 4.1升级到ONFI 5.0，也就是支持最高速度2400MT/s，这不仅会提升NAND I/O速度，还会大大提升系统性能。它的Plane个数为6，并完整支持AMPI（Asynchronous Multi-Plane Independent，异步独立多平面），这极大提升了闪存读写的并发度，尤其极大提升了系统随机读取的性能。X3-9070的推出，在同一时期基本追平国际原厂的最新NAND产品参数。

上述两款产品的参数如表2-8所示。

（2）Xtacking ^® 晶栈技术

传统的CnA（CMOS next to Array，CMOS紧邻的阵列）结构是将CMOS电路和存储器阵列（NAND Array）左右平铺在晶圆特定单元上，各占一块地盘，相当于各占一个独立的小房间。这么做导致两个房间占用面积过大，而对晶圆来讲面积就是成本。节省占用面积的思路是把两个房间叠起来变成两层小楼，于是出现了CuA（CMOS under Array，CMOS阵列下）或PuC（Periphery under Cell，单元外围）。把CMOS电路放在一楼，存储器阵列放二楼，这样两栋小房子变成两层小楼，空间不变但占用面积减少一半。

长存独辟蹊径，发明了一种Xtacking ^® 晶栈技术，从空间摆放位置上看（见图2-18c）与CuA或PuC结构相同，可让两栋小平房变成两层小楼，减少占用面积。但原理上完全不同，Xtacking ^® 晶栈原理是让CMOS电路和存储器阵列分别在两块晶圆上进行设计、生产和流片，然后两片晶片键合在一起，相当于两块芯片上下通过键合技术连接组装在一起。

Xtacking ^® 晶栈多出来的一道工序——CMOS电路和存储器阵列键合在一起，这对产品良率和成本有何影响？实际上，键合工艺已经很成熟，对接的难度并不大。Xtacking ^® 晶栈在晶圆平整度、强度及设计上进行了优化，可把单道工艺良率控制在非常高的水平，故总的产品良率和其他架构产品良率相当。另外，随着硅片制造成本的下降，多用一片晶圆对总成本的影响并不大。

Xtacking ^® 晶栈把CMOS电路和存储器阵列分开，在两块晶圆上独立设计、生产和流片，这种方式称为模块化和解耦。使用这种方式可以根据模块的不同需求，进行针对性优化。在电路设计方面，可按照标准JEDEC I/O找出最优制程及电路实现方法，使CMOS电路独立设计，不必受制或依附于存储器阵列的制程。存储器阵列按照自己的层数及最优制程去设计。在生产制造方面，传统方法因为有沉积、注入等工序，存储器阵列生产时温度可高达近千摄氏度，如此高温对先进逻辑工艺模块CMOS电路制造将带来非常大的挑战，模块化可以解决此挑战。

模块化的其他好处是什么呢？

拥有更好的性能和更低的功耗

ONFI 5.0最高速度是2400MT/s，以后还会升级到新标准，速度达到3600MT/s、4800MT/s，速度越来越快。为了实现更快的I/O速度，可以用更先进的制程来设计CMOS电路，这样做不仅可以提供更快的I/O速度，还可以使电路面积更小，使功耗更低。

提高存储密度

在设计传统存储器阵列的时候，需要考虑与CMOS电路设计兼容的问题，而Xtacking ^® 晶栈架构摆脱了CMOS设计的束缚。数据表明，Xtacking ^® 晶栈架构与传统CuA方法相比可以提高5%～10%的存储单元效率（有效存储单元面积/总面积），如图2-19所示。同时，存储器阵列可以继续通过不断增加层数来提高存储密度。

缩短研发生产周期

Xtacking ^® 晶栈的理念是解耦，CMOS和存储器阵列的研发和生产都可以在一定程度上并行，需要的时候再对接在一起，从而显著缩短产品研发和生产制造周期。这也是模块化思维的一种体现。

从生产周期上看，传统NAND在同一块晶圆上实现CMOS和存储器阵列，生产工序是有先后顺序的。由于Xtacking ^® 晶栈使用的二片晶圆可以同时生产，然后键合在一起，所以与传统方式的生产周期相比节省了20%以上的时间（见图2-20），这是一个巨大的提升。这意味着基于Xtacking ^® 晶栈技术进行生产，每月产能可以从3万片提升到3.6万片，多产出的部分相当于直接变现。

集成更多功能

由于独立的CMOS电路设计可以使用更先进的制程，所以在同样的晶圆面积上可以集成更多的电路功能。例如可以在闪存中集成数据计算、加速和人工智能功能，实现存算一体，从而带来带宽和算力提升以及整体功耗的优化。当然，也可以根据应用需求把所需的其他算法集成到电路中。

独立的CMOS芯片设计，可为未来应用提供无限可能，如图2-21所示。

不影响可靠性

JEDEC标准规定，芯片即使处在复杂的环境中也要保持良好的可靠性，对于晶圆键合来说，可靠性的高低主要取决于金属电阻和击穿电压是否发生退化。采用Xtacking ^® 晶栈架构键合的晶圆在经受严苛的测试（如变温循环测试、高温储存测试和高温高湿测试）后，金属电阻变化小于3%且击穿电压基本不变，这一表现高出JEDEC标准数倍，表明Xtacking ^® 晶栈架构具有良好的电学可靠性。同时，Xtacking ^® 晶栈架构的键合界面还具有良好的机械强度。在经过变温循环测试后再进行双悬臂梁测试，即对两片晶圆分别施加反向的拉伸应力直至键合界面撕裂，最终得到的撕裂界面不是沿着界面处平整裂开，这说明键合界面具有良好的机械稳定性。这类似于在两片晶圆之间用了“502”胶水，具有很强的黏合度。

长存是第一个将Xtacking ^® 晶栈技术应用在闪存行业的。这个“第一”不是概念上的，而且真正实现规模量产，并通过市场检验，得到了客户认可。

（3）最新cSSD产品PC411

基于长存最新的Xtacking ^® 晶栈3.0技术设计的第四代TLC NAND，I/O接口速度高达2400MT/s。用这样高速I/O的NAND来设计一款消费级PCIe 4.0 x4 SSD，为了达到用户顺序读7.4GB/s的要求，需要几个NAND通道可以满足呢？答案是只需要4个通道，而不是传统的8个通道。这种技术节省了50%的通道，降低了SSD主控、NAND和SSD整体功耗，并维持等同于8个通道7.4GB/s的性能。这是如何做到的？答案是基于“饱和总线带宽”进行设计。

什么是“饱和总线带宽”？首先看一下NAND I/O连续读条件下的理论带宽计算，如图2-22所示，无论是8通道还是4通道，顺序读性能都跟NAND I/O速度呈线性增长关系，I/O速度越快，顺序读性能越高。在Xtacking ^® 晶栈2400MT/s的速度下，对于PCIe 4.0 x4 SSD来说，4个NAND通道9.6GB/s就可以满足8GB/s前端PCIe总数据带宽需求，不需要8通道提供的19.2GB/s带宽（属于性能过剩）。

连续写性能不仅依赖NAND I/O速度，还受限于NAND编程速度（tPROG参数）、Plane个数和并发写Die个数。如图2-23所示，在控制器4通道、8个Die的情况下，4 Plane和6 Plane在不同的NAND SLC tPROG编程参数下可以实现不同的SSD连续写带宽，其中6 Plane可最先在SLC tPROG编程参数100μs及以下实现PCIe 4.0 x4 8GB/s连续写带宽。

基于上面的理论，长存最新的消费级SSD产品PC411融合了Xtacking ^® 晶栈高速2400MT/s NAND I/O优势，使用4通道NAND后端架构，配合6 Plane和6路AMPI NAND，同时整体设计为DRAM-less架构，采用PCIe 4.0 x4前端。先看该产品实际的性能和功耗表现（对比8通道NAND带DRAM的PCIe 4.0友商SSD产品）。

1）CDM性能 ：连续读写速度分别约为7000MB/s和6500MB/s，随机读写性能分别约为850k IOPS和630k IOPS，如图2-24所示。

2）PCVantage跑分 ：20万分，领先部分其他原厂8通道NAND带DRAM SSD，如图2-25所示。

3）峰值功耗 ：在满性能读写速度下，PC411峰值功耗为4.1W，是最低的，友商产品为使用8通道的SSD，峰值功耗为6～8W，如图2-26所示。

4）PS4低功耗 ：PC411低功耗为2.6mW，位列最后一名，友商产品使用8通道SSD PS4，低功耗分别在3～7mW之间，如图2-27所示。

结论：PC411 4通道NAND SSD产品性能几乎与友商8通道NAND带DRAM的SSD性能同等，但具有更低的峰值功耗和PS4省电休眠功耗。

5.铠侠

2022年是铠侠发明NAND闪存的第35年，在当年8月举办的闪存峰会（FMS 2022）上，铠侠美国公司和整个行业共同庆祝了这样一个重要的里程碑日期，并发表了题为“KIOXIA：35 Years of Flash&Beyond”的演讲。

回溯到1987年，人们很难想象NAND闪存这项当时的全新技术会开创一个崭新的技术时代，并淘汰了使用多年的技术和产品，从根本上改变了人们生活、工作和娱乐的方式。NAND闪存市场自35年前开始，发展到如今已有700多亿美元的规模。在容量方面，NAND闪存已经从4Mb增加到1.33Tb，实现了约333000倍的增长。

铠侠NAND闪存从出现至今所经历的发展节点如图2-28所示。

根据集邦科技市场调研数据，铠侠NAND闪存产品在2022年第一季度市场占有率为18.9%，全球排名第二。

铠侠在四日市和西部数据合资投建了Y1～Y6六座工厂和一座研发大楼，占地面积694000m ² ，是世界上最大的闪存生产基地，可生产NAND的数量占全球30%以上。铠侠新建的四日市Fab7工厂已于2022年4月竣工，并于秋季投产。Fab7采用减震结构和环保设计，其中还包括最新的节能制造设备，以及AI先进制造系统。下一步铠侠计划扩大北上市K2工厂的产能，预计2023年竣工，这将继续巩固铠侠NAND的领导地位和新一代3D NAND的发展。

2022年铠侠发布BiCS6（162层3D NAND），与BiCS5（112层3D NAND）技术相比，BiCS6产品的容量密度提高10%，应用程序性能可提升近2.4倍，读取延迟降低10%，I/O性能提高66%。

铠侠的NAND颗粒对外售卖以企业级NAND为主，该产品以其优异的性能和可靠的质量深受企业级客户的欢迎。另外，铠侠目前能提供XL-FLASH存储级内存（SCM）NAND产品，基于XL-FLASH特别优化的超低读写时延电路设计和超长PE Cycle寿命，客户可以开发出高性能、低延迟和高寿命的存储级内存SSD产品。同时，XL-FLASH为存储级内存技术和产品的发展提供了必需的开发介质和研究支持。

系统解决方案方面，铠侠可为服务器、数据中心、PC、笔记本电脑、游戏机等提供SSD产品，还可以为手机eMMC/UFS、SD卡等提供嵌入式产品，如图2-29所示。

针对服务器和数据中心领域，铠侠FL系列SSD采用的是XL-FLASH NAND技术，这为企业级服务器和数据中心分布式存储提供了高性能读写缓存；CD系列则兼顾更好的性价比，为存储服务器提供更多的空间和快速的读写性能；PM系列则具备SAS双端口设计，可满足对安全性特别重视的存储解决方案。

6.SK海力士

根据闪存市场2022年第二季度原厂闪存营收排名（见表2-9），SK海力士（合并Solidigm）第二季度闪存收入36.17亿美元，季度环比增12.9%，营收市场占有率为20.1%，排名第二。NAND出货量环比增长为高个位数百分比，NAND平均售价增长为低个位数百分比。

SK海力士这几年在闪存业务方面进步非常明显，如2020年第四季度SK海力士发布176层闪存。从量产后客户反馈看，产品质量和性能比之前产品有了明显的进步。

SK海力士于2022年8月3日宣布成功研发全球首款业界最高层数（238层）的闪存，并向客户发送了238层512Gb TLC 4D闪存样品，并计划在2023年上半年正式量产。公司还将于2023年发布1Tb密度的全新238层闪存产品，密度是现有产品的2倍。

238层闪存的接口传输速度为2.4Gb/s，相比前一代产品提高了50%，芯片读取数据时的功耗减少了21%，性能功耗比有了比较大的提升。新产品每单位面积具备更高的密度，从而使SK海力士能够在相同大小的硅晶片上生产出更多的芯片。

SK海力士计划将238层闪存首先应用于自家的消费级SSD，随后将其导入智能手机和高容量的服务器企业级SSD等。

近些年与SK海力士有关的另一件大事是，2020年10月，SK海力士正式宣布将以90亿美元的价格全盘收购老牌存储大厂英特尔闪存以及存储器业务，但不包括英特尔研发的3D XPoint等相关业务。此项交易中最为核心的业务包括英特尔SSD业务、NAND部件、晶圆业务和相关技术，以及英特尔在中国大连建造和运营多年的Fab 68闪存制造工厂。

收购之后，七大闪存原厂仅剩“六大”了，相应的原属于英特尔的NAND产能和市场份额，也会成为SK海力士的囊中之物。根据闪存市场排名，三星依旧以33%左右的市场占有率占据首位，而SK海力士将以20%以上的市场占有率取代铠侠成为第二名，直接发起了对三星的挑战，闪存行业的变局由此开启。

收购英特尔SSD业务后，SK海力士专门注册了一家美国公司来独立运营新收购的业务。新公司的名称定为Solidigm，总部设在加利福尼亚州圣何塞，目前有2000多名员工，英特尔前高级副总裁Rob Crooke被任命为该公司的CEO。作为solid-state与paradigm的合成词，Solidigm寓意致力于创造一种新的固态范式和提供无与伦比的客户服务，为存储行业带来革新。

2022年2月，SK海力士宣布，在2021年2月22日获得中国国家市场监督管理总局的批准后，公司圆满完成了收购英特尔闪存及SSD业务案的第一阶段。按照合约，SK海力士将向英特尔支付70亿美元。预计在2025年3月或之后的第二阶段，SK海力士将支付20亿美元余款并从英特尔收购其余相关有形或无形资产，包括闪存晶圆生产与设计相关的知识产权、研发人员以及大连工厂的员工。届时，收购交易将最终完成。

7.三星

2022年第二季度三星电子NAND闪存的销售额为60.3亿美元，环比下滑4.6%，所占的市场份额也由上一季度的35.3%下降至33.4%，但依然位列第一。

闪存方面，三星的176层以及200+层闪存目前（本书完稿时）还没有正式出货，按照网上资料，V7 TLC NAND的单Die容量为512Gb，接口速度为2Gb/s；另外176层规划有1Tb QLC。往后看，V8 TLC到200+层，单Die容量为1Tb，接口速度为2.4Gb/s，计划于2023年发布。

SSD方面，三星全面开花，除传统的SSD外，在2022年FMS闪存峰会上它展示了基于CXL的SSD、KV SSD及SmartSSD。在SSD等系统产品方面，三星展现了全面的技术领先和创新能力。

企业级SSD方面，三星PM1743和PM1653均已量产，PM1743是业界首款PCIe 5.0 x4 SSD，PM1653是首款24G SAS 3.0 SSD。三星进一步强调了SmartSSD和CXL DRAM，旨在突破当前企业级应用环境下内存和存储架构的瓶颈。

消费级SSD方面，三星发布了PCIe 4.0 x4 980 PRO的升级款990 PRO，这是目前已量产面世的最快速度的PCIe 4.0 x4消费级SSD产品，顺序读取和写入速度分别高达7450MB/s与6900MB/s，随机读取和写入速度分别高达1400k IOPS和1550k IOPS。与上一代980 PRO相比，随机性能提升55%，990 PRO特别适合生产力繁重的任务。

移动存储方面，2022年8月，三星发布业界首款UFS 4.0移动存储，UFS 4.0与现有的UFS 3.1相比，数据传输带宽翻了1倍，实现了更快的数据存储和读取。预计该产品将成为旗舰智能手机的关键零部件。

8.西部数据

2022年第二季度，西部数据NAND闪存的销售额为24亿美元，环比增长7%，季度市场占有率为13.3%，位列第四。

西部数据2022年推出第六代162层BiCS6 TLC NAND，单Die容量1Tb，接口速度2.0Gb/s，计划2022年底开始量产。除了TLC，BiCS6还配置有1Tb QLC，编程速度更快。

西部数据和铠侠一直以来都共同进行NAND设计和生产，产能复用，两家一起占全球NAND闪存市场30%以上的产能，位列第一。

西部数据拥有HDD和SSD两大存储产品线，两条产品线相互协同，互为补充。HDD在消费级产品领域已日薄西山，渐渐被SSD取代，但在企业级产品领域它凭借大容量（单盘22TB以上）和低成本优势，依然广泛用于存储对性能要求不高的温冷数据。第三方机构数据显示，企业级HDD在企业级存储器中占据80%以上出货PB数。

消费级产品市场，西部数据凭借品牌、质量和性价比的优势，出货量和市场占有率以37%全球排名第一。典型的产品有PCIe 3.0 x4 SN750、SN730，以及PCIe 4.0 x4 SN850、SN770等。在消费级SSD市场，西部数据SSD表现也不错，位列三星之后，全球排名第二。

在企业级SSD领域，西部数据和三星将共同推动下一代数据放置、处理和结构（D2PF）存储技术的标准化和应用，两家公司将为下一代分区存储技术以及开放和可扩展的数据中心架构定义高级模型和框架。早在2021年12月，三星和西部数据就成立了Zoned Storage TWG（技术工作组），该小组正在制定ZNS设备的用例，以及主机/设备架构和编程模型。

2.2.2 闪存发展趋势

先说结论：3D闪存发展将一直围绕层数、I/O速度和性能3个维度展开，层数解决单位GB成本问题（增加位密度），I/O速度和性能解决不断增长的用户性能需求问题。

1.层数

按照2022年5月某SSD大厂发布的路标图（见图2-30），预计2022年底（实际是8月）发布新品232层NAND，接口速度将会是ONFI 5.0的速度。往后将是200+、300+、400+层，按过去的NAND发布节奏，两代产品间隔的时间为1.5～2年，所以5年后或许能看到400+层的NAND。从图2-30中可以看出，各家对NAND层数的追逐到了“卷”的时代，加上产能的增加，可预见的是后续几年各大闪存厂商将进入疯狂“盖楼”的时代。

层数的增加也给NAND带来如下挑战。

❑ 层数增加，层与层之间的差异更大，在层间打洞也会更难。

❑ 可靠性会越来越差，NAND设计上需要更多额外Spare数据及具有更强纠错能力的LDPC。

❑ 层数增加，页数会随之增多，这会导致块变得更大，这对固件设计提出更大挑战，例如垃圾回收需要搬移更多的数据，关闭一个块需要填充更多的数据，耗时更长，处理命令延时更长。

2.接口速度

原则上NAND的接口速度跟随ONFI、Toggle的标准，目前市面上已量产的NAND最高速度是1600MT/s。最新JEDEC组织定义的ONFI 5.0是2400MT/s，2022年8月推出的200+层NAND产品会搭配这个速度。ONFI 5.1标准正在制定中，从目前趋势来看，会向3000MT/s以上速度发展，如图2-31所示。再看PCIe速度的发展，PCIe 3.0之前是每5～6年发展一代，但从4.0到5.0只隔了2年，6.0标准的出现更是势不可当。标准有了，适配PCIe接口的各行各业的产品开始涌现，NAND接口速度和前端（PCIe）速度同步向前发展，先有标准，再找应用场景和产品。

如此高的I/O速度怎么样才能被发挥出来呢？诸如PCIe 4.0&5.0 SSD和UFS 3.1&4.0等产品，前端大带宽需要后端高速NAND I/O与之匹配。

以PCIe 4.0 x4 cSSD为例，前端带宽为8GB/s，如果NAND I/O速度为1200MT/s，控制器后端需要8通道；如果NAND I/O速度达到2400MT/s，控制器后端8通道则可降低为4通道，从而降低控制器成本和功耗，带来整体SSD成本和功耗的降低。

未来几年，更高速的PCIe 5.0 SSD也可借助更高速的NAND I/O来满足前端带宽的需求。

有关接口速度，下面具体看JESD230F标准的定义。JESD230F是面向ONFI 5.1的标准，目前大致的草稿已经完成，它相比于之前的标准最大的变化是接口速度从2.4GT/s提升到3.6GT/s，NAND厂商可按需设计为2.8GT/s、3.2GT/s或3.6GT/s。其他的接口电压（如 V _CCQ 为1.2V、 V _CC 为2.5V/3.3V）保持不变，DQ位宽为8位。具体如表2-10所示。

按照传统的协议设计，I/O速率的提升会导致越来越低的带宽利用率（3.6Gb/s总线带宽利用率不到80%），根本原因是低速的命令和地址传输复用了数据传输线。为了提升带宽利用率，ONFI组织正在考虑把命令、地址传输与数据传输分离开，简称SCA（Separate CMD&ADDR）。如图2-32所示，命令和地址线使用CLE和ALE两根线，与DQ[7:0]分开，这样做会提升几个百分点的带宽利用率。

3.长期技术路线

前文提到，外围CMOS电路与存储器阵列有两种设计架构，一种是以长江存储为代表的Xtacking ^® 晶栈CMOS电路与存储器阵列分离式架构，另一种是其他国际原厂采用的传统的CnA、CuA及PuC等CMOS电路与存储器阵列不分离式架构。NAND I/O越来越快，传统的不分离式架构受到的挑战越来越大。以Xtacking ^® 晶栈为代表的分离式架构设计，由于CMOS电路在单独的晶圆上独立设计与生产，所以可以使用更好的制程和更优的设计方案。

其他原厂提到的类似于长存Xtacking ^® 晶栈架构的晶圆键合技术，本质也是把负责I/O的CMOS电路与负责存储的存储器阵列分开设计并生产，最后通过键合技术键合在一起。2022年5月西部数据提出，在未来自家的NAND上可能会用到晶圆键合、多晶圆键合等技术（见图2-33）。