本章主要向读者介绍Verilog语法知识。虽然语法条目较多，但在实际工作中却只使用其中很少的几条语句。与传统的对语法逐条解释的讲解方法不同，本章力求使读者能够了解Verilog与电路的关系，以及在实际工作中常用的电路描述方式。毕竟，我们设计的是电路，而不是语法，语法只是设计电路的手段而非目的。在学习了本章后，读者不会成为语法专家，但应该学会如何用Verilog描述一个电路。 TNDCpN5RtRonkXkV9YFrM9+j52NDI8rxlU44LPoNygq5SCJqMNHZwCfxmmRYnjci
