2.1 物理特性表征及标准要求

2.1.1 常规物理特性

1.电学特性

1）封装材料电导率和绝缘性

（1）有机粘接材料。

典型的有机粘接材料有导电胶和非导电胶。导电胶既能导电又能粘接，还有导热功效。封装用导电胶的电导率一般为10 ⁶ 西门子/米（S/m）以上，部分性能好的能达到10 ⁷ S/m。非导电胶的粘接材料为绝缘体，主要起粘接作用。

（2）基板材料。

基板材料主要包括有机环氧材料、陶瓷、硅等。环氧基板的材质多数为玻璃纤维（FR4）、酚醛树脂（FR3）等绝缘体。玻璃纤维使用的环氧树脂击穿电压为30kV/mm左右，部分基板的树脂中有无机填充料和玻璃布，其击穿电压可达40kV/mm。

氮化铝、氧化铝和碳化硅是常用的典型陶瓷基板材料。氧化铝陶瓷具有良好的绝缘性，但其导热性较差。氮化铝陶瓷具有优良的电绝缘性能和散热性能，适用于高功率、多引线和大尺寸封装。但是氮化铝陶瓷存在烧结温度高、制备工艺复杂、成本高等缺点，这限制了其大规模生产和使用。碳化硅陶瓷的热导率很高，热膨胀系数较低，电绝缘性能良好，强度高。但是碳化硅陶瓷的介电常数较高（10倍真空介电常数 ε ₀ ），这限制了其高频应用，仅适用于低频封装。

对于半导体硅材料，室温下硅的电导率约为10 S/m，增加硅的掺杂浓度会提高硅的电导率。

（3）金属外壳材料。

传统金属外壳材料包括Al、Cu、Mo、W、合金，以及Cu-W和Cu-Mo等，均属于导体，其电导率在10 ⁷ S/m以上。在金属封装中，金属基板可作为大面积地线，起到减小信号线之间电容和电感的作用，降低串扰和电噪声。金属外壳材料的优点包括：优异的导热性能，提高热耗散能力；非常好的导电性能，减小传输延迟；良好的电磁干扰（Electro Magnetic Interference，EMI）/射频干扰（Radio Frequency Interference，RFI）屏蔽能力。

（4）塑封、灌封材料。

目前国内外塑封材料主要有硅酮、环氧两类。从应用面和数量来看，以环氧类为主，环氧塑封材料的击穿电压一般约为20kV/mm。灌封材料主要包括有机硅灌封胶，不同种类的有机硅灌封胶物理特性相差较大，特别是在绝缘性能、防水性能、耐温性能、光学性能、粘接附着性能及软硬度等方面因种类不同而有很大差异。随着材料技术的发展，通过在灌封胶中加入功能性填充料，还可以使其获得导热、导电和导磁性能。

2）互连结构对导电特性的影响

封装互连结构主要有金丝、铝丝、铜丝键合及凸点、硅通孔（Through Silicon Via，TSV）结构 ^[1] 、重布线层（Re-Distribution Layer，RDL） ^[2] 等。金丝键合作为应用最广泛的键合互连结构，在高温下易生成有害的金属间化合物，这些金属间化合物的晶格常数不同，热学、力学物理特性也不同，并且会在温度应力下因原子迁移而在界面处产生柯肯德尔（Kirkendall）孔洞，导致互连电阻增加，破坏集成电路的欧姆连接。

铝丝键合作为一种低成本的键合技术，受到了广泛重视，但普通铝丝在楔形焊时加热易氧化，生成一层硬的氧化膜，此膜不仅会导致器件的导电性能下降，还会导致键合强度下降。

铜丝键合在芯片引线键合方面具有良好的机械性能和导电、导热性能，用铜丝替代价格昂贵的金丝和机械性能较差的铝丝可缩小焊盘间距。但铜丝易氧化的特性可能会降低铜丝的可键合性和导电性。

倒装焊互连凸点是高密度集成电路封装的常用结构，但存在凸点开裂、Cu ₃ Sn微凸点中的柯肯德尔孔洞和多孔孔洞、晶界脆化和晶间断裂、Ni/Sn/Ni微焊点孔洞等问题，这使得倒装焊互连凸点的导电性变差 ^[3] 。

在TSV互连工艺中，存在TSV开路故障、TSV轴向孔洞、载流子迁移率降低、分层等引起互连电路导电性变差的问题 ^[4，5] 。

3）封装电学性能标准要求

集成电路封装电学性能包括封装的引线间绝缘电阻、引线互连电阻、引线间电容及引线载荷电容、引线电感等，相关标准及要求见表2-1。

2.热学特性

1）封装材料热导率

（1）有机粘接材料。

芯片封装中有机粘接材料通常会使用两种或两种以上的高聚物作为基体，进而获取更好的粘接、导电、抗振及传热等性能。非导电的粘接剂一般使用二氧化硅、聚四氟乙烯等作为填充料，而导电的粘接剂通常使用环氧树脂、不饱和聚酯及硅橡胶等作为基体，使用碳类（石墨、碳纤维）、金属类（Au、Cu及Ag粉末）和金属氧化物（Al ₂ O ₃ ）等作为填充料，在实现导电性能的同时，能提升粘接材料的导热性能。但通过掺杂高导热填充料来提升粘接材料的热导率，可能会降低材料的机械性能。目前市场上有机硅粘接剂产品的热导率一般为0.4～0.8 W/（m·K），难以满足现在高功率密度封装的需求，高热导率粘接材料制备一直是行业的关注热点。

（2）基板材料。

基板材料（如PCB、陶瓷及Si等材料）的热导率将会直接影响封装的热阻，进而影响器件内部的温度。例如，陶瓷的热导率要高于一般有机材料，因而陶瓷封装比同类的塑封器件散热性能更佳。PCB材料可通过提高内部金属的质量占比，提升PCB热导率。陶瓷基板是在高温下将铜箔直接键合到陶瓷基片表面而形成的。陶瓷基板的主要制作工艺有高温共烧陶瓷（High Temperature Co-fired Ceramic，HTCC）、低温共烧陶瓷（Low Temperature Co-fired Ceramic，LTCC）、直接键合铜基板（Direct Bonded Copper，DBC）和直接镀铜基板（Direct Plate Copper，DPC）。和LTCC基板相比，HTCC基板具有布线密度高、机械强度高、热导率更高和化学性能更稳定等优点 ^[6] 。

（3）金属外壳材料。

金属外壳材料主要应用于气密封装器件，气密封装设计对于金属外壳的机械尺寸、热学性能、电学性能、环境适应性和可靠性等都提出了相关的设计准则。金属外壳的材料及结构设计应满足器件的热耗散需求，表2-2所示为常用金属外壳材料性能参考值。国家国防科技工业局发布的行业标准《金属外壳设计指南》建议，必要时应对器件的结壳热阻进行仿真或测试，确定金属外壳的设计符合要求。

（4）塑封、灌封材料。

电子封装中常用于塑封、灌封及底部填充的材料主要有环氧树脂、硅树脂和聚氨酯树脂等。该类材料一方面防止周围环境对芯片的侵蚀，另一方面起到机械支撑、应力缓冲等作用。塑封材料的热导率较低，一般热导率处于0.1～2W/（m·K）之间。塑封材料的导热性能受到填充料的影响，如将二氧化硅包覆的氮化铝填充料加入塑封材料中，可以提高其热导率。此外，塑封材料的玻璃化转变温度（Glass-transition Temperature， T _g ）一般低于200℃，当器件工作温度超过塑封材料的玻璃化转变温度时，塑封材料的导热性能会随之变化。

2）热阻

（1）结壳热阻。

一般器件结区的热量主要沿着向下的路径通过基板散出，结壳热阻等效模型如图2-1所示。

其中， T _J 为结温， T _C 为器件封装外壳底部的温度， θ _JC 为器件的结壳热阻，可以用式（2-1）进行计算， P _D 为器件的热功耗。结壳热阻包含芯片和封装结构的热阻，可以采用结构函数方法进一步分离获得封装热阻，详见第6章的介绍。

（2）双热阻模型。

对于部分金属、陶瓷气密封装，如果芯片通过导热胶垫与外壳顶部接触，且向上传播的热量不可忽略，那么热量耗散同时通过外壳顶部和底部向外传递，则可采用双热阻模型表示，双热阻模型如图2-2所示。

其中， T _C-Top 和 T _C-Bottom 分别为器件封装外壳顶部和底部的温度， θ _JC-Top 和 θ _JC- Bottom分别为器件结区至外壳顶部和底部的热阻，可以用式（2-2）进行计算。

（3）多热源封装热阻模型。

针对多热源封装，且内部热量主要沿着向下的路径通过基板散出的情况，需要考虑热源之间的耦合作用，图2-3所示为4个热源并列式分布的多热源封装热阻模型。其中， T _C 为封装外壳底部温度， T _A 为环境温度， T _S 为封装内部基板温度， θ _SC 为基板与外壳底部之间的传导热阻 ^[8] 。

其中，△ T _1，1 ～△ T _4，4 分别为热源1～热源4的自热温升，△ T _{i ， j} 为 j 号热源对 i 号热源造成的热耦合温升， θ _1，1 ～ θ _4，4 分别为热源1～热源4的结壳热阻， θ _{i ， j} 分别为 j 号热源对 i 号热源造成的耦合热阻， 为热源功耗 P _D 形成的恒流源（热流）， 为热源对某个热耦合对象形成的恒压源（温升），通过耦合热阻在热耦合对象处产生热耦合温升（ θ _1，2 ≠ θ _2，1 ），其计算公式如式（2-3）所示。

3）封装材料热膨胀及界面热失配

（1）典型材料的热膨胀。

热膨胀是指材料在单位温度变化时自身的体积或长度发生变化，其随材料和温度的变化而变化。在材料达到玻璃化转变温度之前，其热膨胀系数通常随温度变化缓慢线性增长，超过玻璃化转变温度后，材料的热膨胀系数随温度变化的速率可提高3～5倍。表2-3所示为典型封装材料的热膨胀系数。

（2）封装界面热失配。

封装界面的热失配主要是相同温度下不同材料之间的热膨胀系数差异造成的。在紧密结合的界面处，相邻材料间的热膨胀系数差别较大，容易形成热应力集中，进而造成材料结合界面的分层或开裂失效。随着封装的功率密度不断增加，封装的结构越来越复杂，封装内部容易引入非常多的热失配界面。常见的热失配界面有填充料和硅片、基板间、凸点与焊盘的界面、芯片间的粘接界面等。封装界面的热失配引发了分层或开裂失效，破坏了其原本界面的粘接和散热作用。

4）封装热学性能标准要求

集成电路封装热学性能采用封装热阻和热特性参数来表征，包括结壳稳态热阻和瞬态热阻、结环稳态热阻和瞬态热阻、结顶热特性参数、结板热特性参数，相关标准及要求见表2-4。

3.力学特性

集成电路封装结构在生产、运输和使用过程中面临各种类型的力学问题，涉及材料力学、塑性力学、断裂力学等多个力学领域，随着超大规模集成电路和电子封装密度的不断提高，力学问题引发的集成电路封装失效愈发严重。

1）集成电路封装中的关键力学特性

（1）模态特性分析。

集成电路封装的模态特性分析以振动理论为基础，通过锤击激励法、激振器激励法等试验方法或仿真分析方法，来获取封装结构不同阶数的固有频率、阻尼比和模态振型。例如，可通过激光测振仪测试封装盖板、键合引线等的固有频率和模态阵型，掌握封装结构的敏感共振频率范围，以及振动变形形态，从而在产品设计中避免封装器件共振频率。激光测振仪能测试最小8μm尺寸的封装结构，对于键合引线这类无法贴放应变片的微小封装结构具有重要工程价值。

（2）振动冲击响应特性分析。

集成电路封装的振动冲击响应特性分析以机械动力学理论为基础，通过力学在线监测试验方法或仿真分析方法，来获取在不同加速度和不同频率下，封装结构的应力、应变、变形响应范围。在宏观尺度方面，通常采用宏观结构力学试验方法，包括应变片、传感器等测试手段，对于微米量级的封装结构响应特性分析，如键合引线，通常采用微观结构力学试验方法，包括激光测振、微区残余应力测试、非接触全场应变测试。振动试验三要素包括频率、振动幅值或谱形、持续时间，从三要素考虑，封装结构抗振设计可分为避免共振、降低响应、疲劳寿命设计三个方面。

（3）界面力学特性分析。

电子封装结构中存在较多的结合界面。在宏观范围内，各类结构及材料的结合界面，如焊接界面、TSV/阻挡层/介电层界面、薄膜材料的涂层界面、金属陶瓷结合界面、复合材料层合板的层间界面等，对封装结构整体的力学特性和封装器件的性能均有着十分重要的影响。在微观范围内，界面的晶粒尺寸、晶粒取向等，对封装结构整体的力学特性和结构寿命具有重要影响。

2）封装力学试验技术

传统的封装力学试验方法主要围绕弯曲、拉伸、冲击、振动疲劳4个方面进行。

弯曲试验一般采用三点弯曲试验方法，即在两个支撑点的中点上方向样品施加向下的载荷，当样品弯曲位移量足够大而断裂时，即完成一次测试过程，测得的位移量、压入力值、裂纹扩展位置，将作为计算样品关键部位断裂强度的依据。

拉伸试验一般采用单轴拉伸试验方法，即拉伸夹头以恒定速度进行轴向拉伸，当样品变形量达到一定值将发生断裂时，即完成一次测试过程，测得的位移量、应力-应变曲线、断裂位置、端口形貌，将作为计算样品关键部位断裂力学本构方程、断裂强度、断裂形式的判定依据。

冲击试验一般采用跌落方式进行，主要有三种类型，包括封装产品自由跌落、板级自由跌落、JEDEC板级自由跌落。

振动疲劳试验一般采用循环力学加载（如正弦振动）的方式进行，主要针对封装互连焊点进行。在循环的拉-压、剪切力学加载过程中，焊点将随之产生往复变形，接着萌生裂纹，裂纹扩展形成断裂面，导致焊点电阻阻值升高，直至信号无法导通，封装破坏。

微观结构力学试验方法主要包括激光测振、微区残余应力测试、非接触全场应变测试，将在第7章中进行介绍。

3）封装力学性能标准要求

集成电路封装力学性能采用结构强度和牢固性来表征，包括封装盖板剪切强度、芯片剪切强度/粘接强度、内引线键合强度、外引线牢固性等，相关标准及要求见表2-5。

4.吸潮特性

（1）封装材料吸潮特性。

吸潮特性是塑料封装集成电路的一个重要物理特性指标。由于塑封电路为高分子聚合物封装，封装材料间间隙较大，湿气易渗透到芯片表面和塑封材料之间的微裂纹（分层或裂缝），从而引起漏电流增大、电荷不稳定或铝金属化层腐蚀等失效，进而导致芯片表面漏电，严重时导致芯片功能失效。此外，塑封材料体内的湿气吸收会使封装结构产生膨胀，导致在芯片上产生附加机械应力和精密线性电路的参数漂移。封装吸潮是塑封集成电路主要的可靠性问题之一。

如果塑封电路长期处于潮湿、高温这种恶劣条件下，那么芯片表面在受到长达数千小时的湿气侵入后，会形成很高的饱和湿气浓度及液态的水膜，在通电的情况下会加速电化学腐蚀效应。

随着塑封材料、工艺的不断进步，器件的耐潮湿能力越来越强，常规稳态湿热的可靠性评价难以暴露其失效机理，高加速应力试验（HAST）是一种公认的有效湿热加速试验手段，是加速评估塑封电路、模块的不可替代的方法。HAST主要分无偏压（无电压偏置）HAST和偏压HAST两种类型，塑封集成电路环境适应性相关标准见表2-6。

（2）塑封器件潮湿敏感度等级要求。

塑封芯片由于天然的吸潮特性，即使在存储状态下，湿气也会渗入封装内部。随着细间距元件、球栅阵列封装、3D叠层等塑封器件的广泛使用，吸潮引起的失效机制备受关注。若塑料封装处于回流焊的高温环境下，则其内部吸收的湿气会在短时间内汽化，产生足够的蒸汽压力而导致封装破坏。常见的失效模式包括塑封材料与引线框架分层、塑封材料与芯片界面分层、芯片损伤、内部裂纹等。在极端情况下，会产生“爆米花”效应，造成芯片鼓胀或爆裂。

塑封集成电路的吸潮特性可以表征塑封界面和塑封材料的湿气渗透性，这种渗透性采用潮湿敏感度等级来表征，根据JEDEC J-STD-020E标准 ^[10] ，潮湿敏感度可分为1级、2级、2a级、3级、4级、5级、5a级、6级共8个等级。潮湿敏感度等级的评价通常包括样品准备、初始电测试、初始光学显微镜检查、烘烤、浸湿处理、回流焊、最终光学显微镜检查、最终电测试及最终超声波扫描显微镜检查几个阶段。烘烤时间与封装的厚度有关，推荐的典型条件为125℃/24小时。不同等级的潮湿敏感度对应不同的吸潮预处理试验条件和试验时间，JEDEC J-STD-020E标准规定了不同等级塑封集成电路在模拟回流焊工艺前可暴露于规定条件下大气环境的时间长短。预处理可以采用加速等效的方法进行。在预处理完成后的15分钟到4小时内，首先将样品进行3次模拟回流焊，然后进行最终测试，根据分层等失效情况评判其潮湿敏感度等级。

根据JEDEC J-STD-020E标准，对于1级产品，在小于或等于30℃/85%RH环境条件下，使用时间不限；对于2级、2a级、3级、4级、5级、5a级产品，规定在小于或等于30℃/60%RH环境条件下，使用时间分别限制为1年、4周、168小时、72小时、48小时和24小时；对于6级产品，在小于或等于30℃/60%RH环境条件下，使用时间限制根据产品的编带标识确定。相应潮湿敏感度等级的产品，在规定存储环境和使用期限内，可直接进行板级回流焊而无须进行烘烤预处理，如2级产品，在小于或等于30℃/60%RH存储环境条件下，1年之内进行回流焊组装，无须进行烘烤预处理。塑封集成电路潮湿敏感度等级标准见表2-7。

5.密封特性

1）气密封装的性能检测

气密封装主要有陶瓷封装、金属封装、玻璃封装3种类型。其中，在常用的气密封装材料中，金属具有很好的导电性和导热性，适合在常温环境下应用的气密封装结构中使用。陶瓷（碳化硅和氮化硅等）封装由于耐高温、耐高压、抗腐蚀，可以在较恶劣的环境中应用。玻璃封装兼具透光性和气密性，通常用于气密封装光学器件，但由于氢、氦和氖分子能够透过玻璃，因此玻璃封装不太适合高真空的应用。

（1）气密性检测。

气密性是具有内空腔的气密封装器件的关键特性指标之一。高可靠性电子产品对气密封装器件内部的水汽、氢气等进行了精确限量的技术要求，气密性不合格的器件，对产品可靠性危害极大，如密封不合格容易导致水汽渗透而引起内部电路锈蚀、漏电或参数漂移。因此，需要分别通过粗检漏和细检漏方式对密封器件进行气密性测试。GJB 548B—2005 ^[9] 方法1014.2对气密性试验方法、程序及失效判据均进行了规定，具体见第4章描述。

（2）键合性能检测。

在金属或陶瓷气密封装的引线键合中，引线两端分别键合在封装外壳的键合焊盘和芯片键合区，气密封装的引线键合结构通常处于悬空状态，不同于塑料封装（键合引线有塑封材料包裹），因而实际使用中存在因振动冲击应力而搭丝、碰丝引发短路失效的风险。因此，对于气密封装引线键合性能的检测，除进行键合强度测试外，还建议增加对键合引线振动模态的测试，分析评估键合引线发生搭丝、碰丝而短路失效的风险。GJB 548B—2005方法2011.1和方法2023.2分别规定了破坏性键合拉力试验和非破坏性键合拉力试验方法。

（3）多余物检测。

气密封装内部的多余物（粒子）是气密封装失效的主要诱因，多余物在振动、冲击等载荷下容易因自由运动而损坏内部腔体芯片或封装互连结构。采用粒子碰撞噪声检测（Particle Impact Noise Detection，PIND）可以检测出气密封装腔体内存在的自由粒子，它根据待测器件腔体尺寸，通过振动器对样品施加规定条件的振动频率和幅值，有效激发内部自由粒子的运动，进而根据自由粒子与器件封装外壳碰撞时激励换能器而识别检测出自由粒子，这是一种非破坏性试验，简单、快捷而有效。GJB 548B—2005方法2020.1对粒子碰撞噪声检测试验方法进行了详细规定。

2）应力和可靠性

保证气密封装器件长期可靠工作的必要条件包括：封装内部水汽含量符合产品规范或标准要求；器件封装后气密性指标符合要求；在经过温度循环、温度冲击、机械振动等环境应力的作用后，器件的气密性仍能符合要求。这其中，特别是在器件工作期间，由于环境变化，封装将经历各种温变载荷，出现不同封装材料之间的热失配，并可能导致器件失效。同时，腐蚀、蠕变、断裂、疲劳裂纹的产生和扩展及薄膜的分层都可能导致封装失效。

（1）疲劳损伤及退化。

在热-机械载荷下，气密封装薄弱位置将发生疲劳损伤，引发微裂纹的产生和扩展。这是一种与时间相关的现象，可导致器件参数漂移，并最终断裂而导致器件完全失效。疲劳通常始于材料中应力集中的位置，如气密盖板的焊接界面处、键合引线的颈部或根部。疲劳损伤不同于静力破坏，它是一种损伤累积的过程，疲劳损伤界面通常能在扫描电子显微镜下观察到接近平行、等间距的疲劳纹。

（2）材料释气。

对于气密封装腔体内部，在工艺过程中会引入部分起固定作用的粘接材料，粘接材料通常由环氧树脂和其他一些添加剂组合而成，具有工艺性能好、粘接强度高、耐介质性能优良等特点。但是，部分粘接材料在高温和时效作用下，会发生氧化分解，产生少量挥发性物质，进而改变气密封装腔体内部的气氛含量。结合大量试验结果及数据分析发现，气密封装腔体内部的有害气氛主要有三个来源：密封工艺时意外封入的周围气氛；封装内材料及芯片表面、粘接剂、涂覆料等所吸附水汽和材料分解或释气；密封漏气，密封后环境中气体通过漏孔掺入。其中水汽和氢气的释放对于气密封装腔体内部可靠性影响最为显著。

（3）高频振动载荷下的脆性断裂及退化。

在气密封装中，气密盖板可以隔绝外部环境气氛对芯片的干扰，但气密盖板的焊接界面是可靠性薄弱环节。盖板在受到外界应力（如振动载荷、恒定加速度载荷、冲击载荷、碰撞载荷等）时，会发生变形。这时，盖板焊接处脆性较大的焊料容易因此而脱落，这些脱落的材料成为自由粒子，造成密封腔内污染，严重时会导致连接强度下降或漏气失效，这种情况在冲击载荷条件下更加严重。

3）封装气密性标准要求

金属封装和陶瓷封装集成电路的气密性通常采用封装漏率和封装内部水汽含量来表征，包括标准漏率、测量漏率和等效漏率，以及水汽含量百分比。集成电路气密性相关标准及要求见表2-8。

2.1.2 特殊物理特性

1.辐射特性

（1）封装材料辐射源。

地球上天然存在大量的235U（0.72%）、238U（99.2%）和232Th（100%）元素，这些元素极易出现在半导体器件的各种材料中，如模塑料、焊球、填充料等。同时，半导体器件的焊点中总是存在着极微量的210Po。这些重放射性同位素通常发生α衰变，持续不断地释放出能量大约为4 MeV～9 MeV的α粒子。带有能量的α粒子入射至半导体器件有源区，沿其径迹产生高密度的电子-空穴对，电子-空穴对在器件电场的作用下发生分离后被节点收集，在电路中产生一个干扰电流信号，进而引起半导体器件数据丢失、功能中断等。α粒子对电路系统的影响可能是致命的，如α粒子在CPU的指令缓存中引起软错误，将导致CPU不能执行预期的功能 ^[11] 。

在一个封装好的芯片中，α粒子辐射源可能来自封装材料、芯片材料、引线材料及半导体器件制造工艺中使用的材料。其中离芯片越近的材料，其放射的 α 粒子的影响越大。对于一个在严格控制的制造环境下生产的器件，α粒子辐射源主要来自封装材料，而不是半导体器件制造工艺中使用的材料。放射性杂质衰变释放出 α 粒子如图2-4所示。

（2）α粒子辐射的危害。

α 粒子辐射存在于所有的半导体器件中，大量案例表明其产生的软错误会导致电子设备发生数据丢失、功能异常等危害。即使花费巨大代价对所用材料进行放射性杂质提纯，目前国际上也仅能做到超低辐射率等级（0.001cph/cm ² ），仍然无法避免α粒子引起的软错误。此外，随着半导体器件工艺的发展，其特征尺寸越来越小，集成度越来越高，这导致其抗α粒子辐射能力迅速下降，原因是工作电压下降导致的临界电荷减小。

（3）标准要求。

封装材料的α粒子辐射特性表征包括材料级的α粒子表面辐射率测量和器件级的加速辐射测试。材料级的α 粒子表面辐射率测量通常依据JESD221标准进行，目的在于获得封装材料的α粒子表面辐射率、能谱等数据。器件级的加速辐射测试通常依据JESD89-2A或IEC60749-38标准进行，目的在于快速获得器件对α粒子辐射的响应特性，得到α粒子引起的软错误截面。封装材料α粒子辐射特性表征标准要求见表2-9。

2.电磁屏蔽特性

（1）电磁屏蔽封装材料。

电磁屏蔽材料是一种可以阻止电磁波的传播与扩散，将电磁辐射能量限定在安全范围内从而减小其危害的防护材料，是实现电磁辐射防护的重要手段。随着电子设备向小型化、轻量化和高速度方向发展，近年来电磁干扰受到越来越多的重视和关注。为有效隔离射频辐射器件，以限制其干扰向相邻组件传播，通常在封装器件表面利用电离镀、化学镀、真空沉积等方法制备一层导电薄膜以达到电磁屏蔽效果，由于导电薄膜厚度小于 λ /4（ λ 为干扰电磁波的波长），吸收损耗可以忽略，因此其屏蔽效能主要取决于反射损失。电磁屏蔽的原理就是利用屏蔽材料对电磁波进行反射、衰减等，阻止其进入特定区域 ^[12] 。

德国汉高公司（Henkel）、美国高分子化学公司（Polymer Science）及我国飞荣达公司（FRD）等相继开发了多款导电涂覆薄膜封装屏蔽材料，这种材料可以被用来均匀地涂覆在封装器件的顶部和侧壁，具有优异的屏蔽效能（屏蔽效能是指在某一点上实施屏蔽前后的电场强度之比），以及对塑封材料有着优异的附着力。但总体而言，目前面向封装应用的电磁屏蔽薄膜材料尚处于研究的初级阶段，还未开展大规模应用 ^[13] 。

（2）封装材料电磁屏蔽要求。

对于封装涂覆材料电磁屏蔽特性的要求，主要从外观、涂覆层厚度、耐温度特性、剥离强度和屏蔽效能等方面进行规定。例如，要求涂覆后的材料外观表面平整，颜色分布均匀，无气泡、裂纹、孔眼、变形、锈蚀、明显杂质、加工损伤等影响使用的缺陷；厚度需要远小于（＜1/100）试样的导电波长；屏蔽效能≥20dB等。

有机薄膜涂覆材料的电磁屏蔽特性要求应符合表2-10中相关标准的规定。

2.1.3 锡须生长特性

1.锡须生长机理

目前，除部分豁免产品外，电子行业的无铅化已全面实行，随之而来的无铅元器件锡须生长问题成为突出的可靠性问题之一。锡须通常是指在元器件引脚锡镀层上自发长出的金属晶须，其元素成分主要为锡，会给高密度集成元器件造成引脚间短路失效风险。

虽然人们对于锡须生长的研究已经具有70多年的历史，但是尚未形成一个关于锡须生长机理的完整理论。目前的统一观点趋向认为，内部压缩应力是锡须生长的主要动力之一。压缩应力主要来自引脚基体中铜原子向表面锡镀层的扩散及时效（特别是温度时效）作用过程中金属间化合物Cu ₆ Sn ₅ 的生长，与普通锡镀层晶粒取向不同的锡晶粒表面的氧化膜容易沿着晶界剪切破裂，从而使得受挤压的锡晶粒在表面破裂处长出。此后，锡须不断生长直到应力完全释放，这一现象说明，锡须生长将存在一个生长饱和值。图2-5所示为锡须生长的主要机理。Lee ^[14，15] 等人用X射线衍射给出了锡镀层表层薄膜的择优取向指数，发现锡须晶粒与普通锡晶粒的晶面取向不同。

2.锡须生长的影响因素

锡须生长不受气压、电场、磁场等环境因素的制约，属于自发过程，与时间相关，一旦其长度足够长，就会造成元器件相邻引脚或导体之间的短路。同时，锡须在高压条件下可能发生电弧放电，或者在气流作用下发生弯曲变形、脱落等，从而引起元器件失效，甚至产品故障或事故。

锡须与枝晶有着本质区别，锡须是在纯锡表面因压缩应力作用而自发生长的单晶组织。影响锡须生长的可能因素包括工艺应力、外部应力、温度、湿度、晶粒尺寸、晶粒大小、晶粒方向等 ^[17] 。

3.锡须表征及失效判据

根据JESD22-A121A:2019标准和行业内通行做法，对于锡须的表征测量，通常从锡须形状、锡须长度和锡须面密度三个方面进行，一般推荐采用能放大50～300倍的光学显微镜或最少能放大250倍的扫描电子显微镜进行测量。当锡须长度超过50μm，或者锡须长度大于或等于待测元器件引脚间距的一半时，即判定失效。对于直线型锡须，直接测量镀层表面生长点至锡须顶端的实际距离；对于中间有弯折的锡须，分别测量每一段的直线距离后进行求和，得出总长度作为锡须长度。锡须长度测量如图2-6所示。

由于锡须引起的失效可能取决于锡须面密度，因此对锡须面密度的测量可作为集成电路是否失效的参考。表2-11所示为JESD22-A121A:2019给出的锡须面密度的低、中、高三个范围的判断标准 ^[18] 。

4.封装表面 ^[19] 锡须生长控制标准要求

集成电路封装无铅焊料表面的锡须生长，采用在规定时间下温度循环和温湿度环境下无铅焊料表面的锡须面密度、锡须长度来表征，相关标准及要求见表2-12。