下载掌阅APP，畅读海量书库
立即打开
集成电路封装的基本功能在于为集成电路芯片提供物理支撑、保护及互连，但这些保护和互连在集成电路热耗散应力和环境应力作用下会存在退化或失效的问题。因此，需要针对封装在各种环境应力下可能出现的失效问题，实施可靠性设计，使之成为能承受更强应力的封装结构和材料，让潜在失效在预期的工作寿命内得到有效控制。
集成电路可靠性取决于半导体芯片可靠性和封装可靠性两个部分，覆盖失效率、使用寿命和环境适应性内容。其中，半导体芯片可靠性属于微电子范畴，在此不进行讨论；封装可靠性涉及的对象包括芯片粘接层、键合引线、基板及互连、包封料或外壳，它们对集成电路的失效率、使用寿命和环境适应性具有贡献。集成电路失效率浴盆曲线示意图如图1-27所示。
图1-27 集成电路失效率浴盆曲线示意图
为了便于集成电路封装可靠性改进提升，集成电路失效率评估分为两个部分：一是芯片失效率，二是封装失效率。例如，GJB 299标准给出的半导体集成电路工作失效率预计模型 [21] ，单独考虑了封装复杂度失效率 C 3 ；混合集成电路基本失效率预计模型，单独考虑了工艺和封装失效率 λ SF ；FIDES标准给出的集成电路失效率模型 [35] ，单独考虑了封装壳在温度循环应力下的基本失效率 λ 0TCyCase 。
集成电路封装的使用寿命取决于封装材料和封装结构的短板，如Au-Al键合退化寿命、封装焊点疲劳寿命等。
集成电路封装的环境适应性包括耐湿、盐雾、振动等环境适应性，可以按GJB 597B等标准要求 [20，22] ，进行各类环境适应性试验考核，如耐湿试验、盐雾试验、振动试验等。
从产品的角度来说，集成电路失效机理主要包含两个层面：集成电路半导体芯片失效机理和集成电路封装失效机理。一般而言，与电应力相关的失效机理主要集中在集成电路半导体芯片上，与环境应力相关的失效机理主要集中在集成电路封装上，但不论是哪个层面的失效机理，最终集成电路的失效模式都是电性能超差或功能丧失。
1.与封装结构相关的失效
与集成电路封装结构相关的失效主要表现为对集成电路物理特性的影响，物理特性的变化导致集成电路失效。
对集成电路热性能而言，不论设计哪种封装结构，都需要考虑散热问题，基本原则是保证内部集成电路芯片的结温或沟道温度不超过额定温度。一旦集成电路芯片结温或沟道温度超过额定温度，即集成电路不可靠或失效。
对集成电路机械性能而言，集成电路的封装结构设计直接决定了集成电路的产品刚性，进而决定了集成电路的机械强度和抗振能力，同时集成电路自身封装体的质量影响集成电路机械强度和抗振能力。基本原则是，集成电路机械性能必须满足标准规定的抗冲击和抗振考核要求。如果集成电路机械性能不达标，那么集成电路的失效可能表现为芯片破裂、封装体开裂。
对集成电路防潮性能而言，金属或陶瓷气密封装结构是最佳选择，内部水汽含量通常小于5000ppm，一旦内部水汽含量超出该限制，即判定为失效。塑料封装结构是非气密封装结构，也能对集成电路芯片进行保护，但外部环境水汽可以通过塑料封装材料与引线框架之间的缝隙，渗透至芯片表面，长时间累积后会导致集成电路芯片腐蚀失效。
2.与封装材料相关的失效
与集成电路封装材料相关的失效主要表现为对集成电路的防潮性能、温变适应性、抗辐射的影响，这些可导致集成电路失效。
金属封装、陶瓷封装材料防潮性能良好，无须考虑水汽的渗入。但塑料封装材料作为有机高分子材料，自身材料特性决定了具有一定吸潮性，因此带来两个问题：塑料封装器件潮湿敏感度控制不当在回流焊工艺中爆开（俗称“爆米花”）；在塑料封装器件长期贮存过程中，水汽渗入导致芯片腐蚀（包括塑料封装与金属框架界面的渗入）。
对于集成电路温变适应性，需要考虑金属封装材料和塑料封装材料。金属封装材料的影响：对于大功率电路芯片，若直接粘接在金属外壳底座上，则硅片和金属封装材料热膨胀系数的严重失配将导致器件在开关过程中芯片破裂。塑料封装材料的影响：由于塑料封装材料与金属键合引线的热膨胀系数失配，长期工作后塑料封装器件键合引线可能拉脱开路。
对于集成电路抗辐射，空间辐射环境的带电粒子和宇宙射线会改变半导体材料的电学特性，使集成电路丧失预定功能或形成辐射损伤 [25] 。尽管封装材料的抗辐射保护作用有限，但人们仍不断尝试新材料的研究，研究表明 [26] ，采用特种复合屏蔽式材料可对空间电离辐射起到吸收作用，采用封焊工艺加固存储器，可使存储器抗电子源辐射能力提高1～2个数量级。集成电路塑料封装材料纯度不够，有可能含有放射性元素 [28] ，如低熔玻璃中的锆英石填充材料，其α粒子辐射率可达150～200cph/cm 2 ，倒装芯片的底部填充料（Underfill）也可能带有α粒子辐射，而这些来自封装材料的α粒子辐射，将作用于半导体芯片中的B10元素，从而诱发集成电路的软错误问题。
3.与引出端形式相关的失效
与引出端形式相关的失效主要表现为引出端散热效率对集成电路热性能的影响，以及引出端自身的机械强度方面。例如，机械冲击或振动可能导致引出端断裂或脱离。
电装PCB后，在机械冲击或振动作用下，集成电路引出端将承受额外作用力，耐受冲击的强度和抗振能力是考核其环境适应性的一项重要指标。
4.与芯片安装方式相关的失效
与芯片安装方式相关的失效主要表现为封装热失配导致芯片破裂、倒装焊点开裂、键合引线开路、TSV失效等。
封装热失配导致芯片破裂主要是指针对大功率芯片背面焊接的安装方式，由于芯片硅与封装底座金属热失配严重，因此可能出现开关过程中芯片破裂的情况。
倒装焊点开裂是指倒装芯片长期工作后，由于金属离子迁移和温度循环力作用，在倒装芯片凸点界面处萌生裂纹开裂，最终导致互连断路。
键合引线开路最典型的是Au-Al铝键合结构，长期工作后，键合引线的Au-Al界面退化，从而脱离开路。
TSV失效包括TSV在工艺应力下的胀出，长期高温、温度循环或机械应力作用下的开裂及电应力作用下的时间相关电介质击穿效应（Time Dependent Dielectric Break-down，TDDB）等。
集成电路封装技术的发展体现在封装的结构设计和封装材料的选用上，目标是不断提升封装密度和改善封装性能；集成电路封装可靠性技术的发展体现在封装可靠性和封装环境适应性的提升，以及先进封装可靠性的提升上。
1.封装可靠性技术的发展
随着封装结构的不断发展，引线节距和封装厚度出现了很多的变化。引线节距（集成电路封装相邻两引线的中心距离）按照国际标准和规定，其尺寸是标称值。典型双列封装都为2.54mm、扁平封装都为1.27mm，并且符合国际通用标准。随着封装技术的发展及集成电路对封装密度要求的提高，需要增加引线数量，从而使引线节距越来越小，传统的引线节距2.54mm和1.27mm，将逐渐被引线节距1.27mm、1.00mm、0.80mm及0.65mm取代，并且正向0.30mm，甚至0.25mm以下的引线节距发展。为能在一个封装基体上安排大量引线，通常采取三种方法：第一是增大封装基体面积，但这不符合小型化要求，同时会使引线电感和引线电阻增加，电性能下降；第二是优化封装结构，充分利用封装基体的四边或底面，如将引线两边引出改为四边或底面引出；第三是缩小引线节距，但引线节距太小，会使引线的机械强度降低，线间耦合增加，技术难度增大。
过去几十年来，集成电路特征尺寸从0.25μm到0.13μm，再到65nm、28nm、14nm、7nm等，集成电路微电子技术前进的步伐始终保持摩尔定律的发展速度，然而相比之下，集成电路封装技术的发展速度远低于集成电路微电子技术，在很多应用场合中，集成电路封装的密度已成为制约集成电路性能提升的瓶颈，3D封装可靠性和晶圆级封装可靠性是其中的关键问题。如何保证集成电路封装可靠性，让设计出来的集成电路功能充分发挥，已是整个集成电路产业链中举足轻重的工作。
在集成电路封装可靠性技术发展中，集成电路封装的失效机理研究始终是该技术领域中的研究热点，同时是支撑封装可靠性提升的核心基础。
在散热性能方面，集成电路封装技术更关注在提高封装密度的同时，如何有效散去集成电路的热量，即热管理技术，以及解决热载荷造成材料热膨胀，不同封装材料之间的热失配可能引起局部过应力而失效的问题。
在机械特性方面，集成电路封装技术更关注大尺寸封装，如塑料封装、陶瓷封装集成电路，在机械冲击、机械振动环境下的弹性变形、塑性变形可能带来的损伤，更关注3D叠层封装芯片的抗冲击能力。
在电学方面，集成电路封装技术更关注高密度封装的绝缘性，包括引出端之间、塑料封装材料、基本材料的绝缘性，以及在微波应用领域关注引线间电容及载荷电容、引线电感等参数。
在化学方面，集成电路封装技术持续关注潮湿环境造成的锈蚀、氧化、离子表面枝晶生长等失效问题，其中水汽渗入塑料封装是主要问题，水汽会将材料中的催化剂等其他添加料中的离子萃取出来，生成副产品，进入芯片表面、内部，导致集成电路参数漂移或失效。
在抗辐射方面，集成电路封装技术越来越关注塑料封装或填充等材料中微量的放射性元素，如铀、钍等放射性元素引起的α粒子辐射，它们尤其是对存储器有影响，会导致翻转效应等软错误。利用PI的α粒子辐射屏蔽作用 [30] ，在芯片表面覆盖PI涂层或人工合成的填充料是一种解决方案。
2.封装可靠性试验评价技术的发展
为保证封装性能的长期稳定，可靠性试验已成为其可靠性保证的重要手段。随着集成电路技术的发展，集成电路封装寿命和恶劣环境适应性是集成电路研制关注的重点，因此，加速寿命试验、高加速应力试验（High Accelerated Stress Test，HAST）是考核集成电路封装可靠性的关键。
加速寿命试验是针对半导体器件在应力条件下的失效机理，施加更高应力加速退化的一种寿命评价试验技术，如温度加速寿命试验、湿度加速寿命试验等。试验评价技术的关键在于温度应力的选择和敏感参数的监测。虽然试验评价的对象是集成电路产品，但其封装对失效的影响亦在其中，如温度加速寿命试验以集成电路结温为基准，而试验环境温度的控制必然由集成电路的结壳热阻计算而来，因此，无论是哪种封装形式的集成电路加速寿命试验，其试验加速系数的取值都与集成电路封装热性能参数密切相关；而敏感参数的监测，需要结合集成电路产品技术参数确定。
高加速应力试验是评价集成电路封装环境适应性的一种手段，能够快速暴露封装缺陷，及时发现问题。为了模拟真实的使用环境而提出的器件级综合环境试验，如三综合环境试验：振动、温度循环、湿度，这些试验能够更加严酷考核集成电路封装的环境适应性，满足恶劣环境下整机使用要求。特别是集成电路电载下的综合环境试验，是集成电路关注的重点和试验技术发展方向。
3.封装可靠性仿真评价技术的发展
随着技术的快速发展，集成电路自身的可靠性评估、寿命预计及可靠性提升问题越来越受到关注。传统的可靠性试验方法往往难以满足可靠性要求高、更新换代速度快、研制周期短等新一代电子产品的研制需求，而在产品研制阶段通过可靠性仿真方法可以快速获得产品的薄弱环节和可靠性水平。可靠性仿真方法可以搭建起产品数字设计和性能试验的纽带，构建数字样机和测试环境，通过高性能计算机、有限元分析技术、失效机理分析技术、可靠性建模技术在虚拟化环境中对指定产品的可靠性进行检测与评估，从而使设计人员快速掌握产品的各项性能和可靠性指标，由此可指导产品的设计改进，提高产品的固有可靠性。可靠性仿真的全流程分析一般分为数字样机建模、基于有限元的应力分析、基于失效物理的器件级可靠性分析、板/微系统/单机级可靠性综合评估。
国外，美国马里兰大学CALCE研究中心开发了CalcePWA，美国DfR Solutions公司推出了商业化可靠性仿真软件Sherlock。国内，可靠性专业研究机构工业和信息化部电子第五研究所开发了基于失效物理的可靠性仿真软件RSE-PoF，如图1-28所示。RSE-PoF是一款基于多机理竞争及融合的失效物理可靠性仿真评价软件，通过热、力、电等多种物理场分布的有限元模拟，实现器件、封装、板、微系统、单机级薄弱环节定位，以及潜在失效原因分析、工作寿命预测等。
图1-28 基于失效物理的可靠性仿真软件RSE-PoF
RSE-PoF软件依托工业和信息化部电子第五研究所多年来在失效物理领域积累的技术成果和丰富的具有自主知识产权的失效物理模型库，可以实现考虑工艺-使用全寿命周期应力及精细互连结构的损伤模型仿真，具备综合的可靠性预测功能。在板/微系统级可靠性建模方面，该软件以基础可靠性理论为基础，结合数值代数中非线性隐性复杂函数的数值求解技术、概率分布联合求解技术、基于人工智能的理论分析技术，建立了器件、封装、板、微系统、单机级可靠性算法库，涵盖解析算法、迭代算法、数据驱动算法、量值传递算法等。该软件还提供用于可靠性设计的工艺优化模型，可支撑电子装备的优化设计和工艺改进。