3.1 PiN二极管的结构与静态特性

3.1.1 PiN二极管的结构

根据PN结理论，PN结的一侧必须是轻掺杂才能获得高阻断电压。对于高压半导体器件来说（高于1kV），通常N型区为低掺杂，原因如下：

1）中子嬗变技术能形成非常低、非常均匀的N型掺杂；

2）对于给定的电压等级，P ⁺ N结构的芯片厚度比N ⁺ P结构的更薄，这非常重要，因为功率半导体器件损耗的增长大约以厚度的二次方上升。

设计高反向耐压PN结二极管的一个重要问题是，掺杂水平在10 ¹⁹ cm ^-3 以下的N型区将与金属产生很大的接触电阻，这对于工作在大电流密度下的功率半导体器件来说是不能被接受的。因此，N型区为低掺杂的二极管在高电压的应用场合是不可行的。

如果N型区高掺杂，P型区低掺杂，那么就没有接触问题了，因为即使P型区的掺杂浓度低也能与金属形成低接触电阻。可是，在相同的雪崩击穿电压下，P ^- N二极管比PN ^- 二极管厚得多，这又削弱了其低接触电阻的优势。

这个问题可以通过在PN ^- 结的N ^- 区添加N ⁺ 层得以解决，即形成了P ⁺ N ^- N ⁺ 结构，如图3.1所示。为了在阴极形成低接触电阻，N ⁺ 层的掺杂浓度必须足够大。

穿通（PT）和非穿通（NPT）的设计概念

图3.1显示了N ^- 型区的不同掺杂浓度水平的电场分布。当掺杂浓度足够低时，电场在器件达到雪崩击穿电压之前就扩展到N ⁺ 层。因为N ⁺ 层的高掺杂水平，电场强度在很短的距离内就下降到0，就像电场被挡住了。因此，这种具有电场阻止特性的区域称为缓冲层。

在电场达到缓冲层之后发生雪崩击穿的器件称为穿通（PT）结构；在电场达到缓冲层之前发生雪崩击穿的器件称为非穿通（NPT）结构。

PiN缩写的由来

当器件处于正向偏置状态时，P ⁺ N ^- N ⁺ 二极管的低中间掺杂区域通常要被驱动到大注入状态（在3.2节中详细讨论）。在这种状态下，N ^- 掺杂原子的电荷不再对总的电荷平衡起主要作用，这种状态就跟中间区域没有掺杂（本征）是一样的，这就是P ⁺ N ^- N ⁺ 二极管通常被称为PiN二极管的原因所在。 2g63X+cvQq7QMJ61o3Nq7FG1Gqxx9SZ1fbNDXcP0ePRP5E7kV4O7G67FqAhMMPXg