2.3 沟槽肖特基势垒控制肖特基（TSBS）二极管

将PN结引入到肖特基二极管中，形成二维电荷耦合降低肖特基接触的表面电场，可降低硅和碳化硅肖特基二极管在高反向偏置电压下的漏电流。这种方法的缺点之一是需要在非常高的温度下对离子注入的P型区进行退火来激活掺杂并消除晶格损伤。在高温下，半导体表面会形成裂解键（dissociation），这必会降低之后形成的金属-半导体结的质量。虽然这个问题出现在硅器件中，但由于碳化硅器件激活离子注入区所需的退火温度更高（约1600℃），因此这个问题更加严重。

第二种改善势垒降低效应的方法：在垂直肖特基整流器中，利用第二个势垒高度更大的肖特基接触来屏蔽主肖特基接触。其基本思路是：利用间距较近的高势垒的肖特基接触形成一个势垒，屏蔽用来传导电流的低（主）势垒肖特基接触，避免在半导体中产生的大电场强度。为了在主肖特基接触下产生高势垒，要在垂直壁沟槽内设置第二个高势垒肖特基金属。因此这个器件被命名为：“沟槽肖特基势垒控制肖特基（TSBS）二极管”。

TSBS二极管的结构如图2.55所示。该结构由设置在沟槽区的高势垒金属组成，以产生势垒。该势垒可以在反向阻断模式下屏蔽低（主）势垒高度的肖特基接触（在位置B处）。势垒的大小取决于沟槽和沟槽之间的间距。较小的间距和较大的沟槽深度有助于增加势垒的大小，从而导致肖特基接触处电场强度能够得到更大的减少。肖特基接触处电场强度的减小使势垒降低效应和场发射效应减弱，这有利于降低高反向偏置电压下的漏电流。然而，在沟槽中的金属尖角处会产生大电场强度，导致器件元胞结构内阻断压降低。合理优化元胞结构可以保证元胞击穿电压高于边缘终端处的击穿电压。

沟槽之间间距的选取原则是：保证主肖特基接触（低势垒高度）的下方有未耗尽区域存在，该区域使器件在导通期间能以低通态压降实现单极传导。在TSBS整流器中，由于沟槽内的金属势垒高，因此流过沟槽的电流相对较小。由于硅的带隙小，所以主接触处和沟槽金属之间的势垒差难以超过0.3eV。碳化硅具有较大的带隙，这使得主接触与沟槽金属间有可能产生更大的势垒差。因此，TSBS理念非常适合开发击穿电压非常高的碳化硅结构。

TSBS结构的制作：首先将主接触区的低势垒金属沉积在原始半导体表面来获得高质量的界面。然后在金属层上以一定图案的形式形成制作沟槽的窗口。如果使用合适的化学物质进行等离子反应刻蚀，在刻蚀半导体形成自对准沟槽时，金属可用作阻挡层。然后可以蒸发第二种高势垒的金属填充沟槽并覆盖第一层金属形成元胞结构。当然，在边缘第二层金属必须以一定的图案的形式形成器件的终端。图2.55所示的结构，可以生产硅和碳化硅两种器件。因此，只需为两种半导体制成的TSBS二极管创建一个基本模型。但是，如下所述，适用于硅和4H-SiC的肖特基势垒高度的差异会导致器件优化时存在一些差异。

在硅JBS整流器中，用退火过程形成的PN结为平面结，其横向延伸如图2.10所示。横向扩散所占据的附加面积使通态特性变差。而且，随着反向阻断电压增加，圆柱形状使阴极电势侵入到肖特基接触，使其电场增强。与硅JBS整流器相比，TSBS二极管结构沟槽中的矩形金属接触可产生优异的通态特性和反向阻断特性。

与JBS整流器结构情况一样，假设由于终端原因，击穿电压大约降低到理想平行平面结的80%。漂移区掺杂浓度的计算见式（2.23）和式（2.24）。

对TSBS二极管的通态特性的分析可采用JBS整流器的从PN结底部以45°为电流扩散角的C模型。该模型既适合应用于硅TSBS二极管，也适合应用于碳化硅TSBS二极管通态电流的分析。这里不再赘述。

由于主肖特基接触金属-半导体界面具有更小电场强度的原因，所以与肖特基整流器相比，TSBS二极管中的反向漏电流更小。此外，主肖特基处接触面积占总元胞面积的一小部分而导致较小的反向电流形成。在硅TSBS二极管情况下，被减小的肖特基接触处的电场强度抑制了势垒降低效应。在碳化硅TSBS二极管情况下，减小的电场强度不仅减小势垒降低效应，且还可以减轻热电子场发射效应。 n6ppcMoQJp4zou7LEgyDN1WFrzRj8tFSMOLDS8q/knuvMI9FjOF2FKDXemcMWg81