下载掌阅APP，畅读海量书库
立即打开
MCS-51系列单片机有 5 种封装方式：40 脚双列直插封装（也称DIP封装）方式，44脚方形封装方式，48 脚DIP封装方式，52 脚方形封装方式和 68 脚方形封装方式。
其中 40 脚DIP和 44 脚方形封装为基本封装形式，也叫通用封装形式，8051、8031、8052AH、8032AH、8752BH、8051AH、8031AH、8751A H、80C51BH、80C31BH、87C51 等都属于这两种封装形式。这两种封装形式的引脚完全一样，所不同的是排列不一样，方形封装芯片的4个边的中心位置为空脚（依次为1 脚，12脚，23 脚和34脚），左上角为标志脚，上方中心位置为 1 脚，其他引脚逆时针依次排列。
如图2-3所示，是MCS-51系列单片机的引脚图（40脚DIP封装）和逻辑符号图。8051的40脚DIP封装，大致可分为4类：电源引脚、时钟引脚、控制引脚和I/O引脚。其中各部分引脚的定义及功能如下：
图 2-3 MCS-51系列单片机的引脚图和逻辑符号图
1.电源引脚VCC和VSS
电源引脚接入单片机的工作电源。
（1）VCC（40 脚）：接+5 V电源正端；
（2）VSS（20 脚）：接+5 V电源地端。
2.时钟引脚XTAL1 和XTAL2
时钟引脚（18脚、19脚）外接晶体时与片内的反相放大器构成一个振荡器，它提供单片机的时钟控制信号。时钟引脚也可外接晶体振荡器。
（1）XTAL1（19 脚）：接外部石英晶体的一端。在单片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡器。当采用外部时钟时，对于HMOS单片机，该引脚接地；对于CHMOS单片机，该引脚作为外部振荡信号的输入端。
（2）XTAL2（18 脚）：接外部晶体的另一端。在单片机内部，接至片内振荡器的反相放大器的输出端。当采用外部时钟时，对于HMOS单片机，该引脚作为外部振荡信号的输入端；对于CHMOS单片机，该引脚悬空不接。
8051 的时钟有两种方式，一种是片内时钟振荡方式，但需在 18 和 19 脚外接石英晶体（2～12MHz）和振荡电容，振荡电容的值一般取10～30pF。另外一种是外部时钟方式，即将XTAL1 接地，外部时钟信号从XTAL2 脚输入。如图 2-4 所示即为MCS-51系列单片机的时钟电路图：
图 2-4 MCS-51系列单片机的时钟电路图
3.控制引脚
控制引脚包括RESET（即RST）、ALE、
、
，此类引脚提供控制信号，有些引脚具有复用功能。
（1）RST/VPD（9 脚）：RST即为RESET，是复位信号，一般外接RC电路和复位按键，每当上电或按动复位键时，利用该引脚外部来的正脉冲使单片机初始化，一般若该引脚保持两个机器周期高电平，就能使单片机复位，实现可靠复位操作。
VPD作为备用电源输入端，是该引脚的第二功能。当VCC失电期间，由VPD向片内RAM提供电源，以保证内部RAM中的数据不丢失。所以该引脚为单片机的上电复位或掉电保护端。
（2）ALE/
（30 脚）：第一功能称为“低 8 位地址锁存输出允许信号”，在系统扩展时，ALE用于控制地址锁存器锁存P0 口输出的低 8 位地址，从而实现数据与低位地址的复用。当单片机上电正常工作后，ALE端就周期性地以时钟频率的 1/6的固定频率向外输出正脉冲信号，ALE的负载能力为 8 个LSTTL器件，即从该引脚输出的由高向低的下降沿，可使从P0口输出的低8位地址锁存到外接地址锁存器中。
第二功能用于在EPROM编程时，
作为编程脉冲输入端。当固化内部EPROM时，从该管脚输入编程脉冲信号。
（3）
/VPP（31脚）：同样是一个复用引脚，称为“允许读外部程序存储器/EPROM编程电源输入引脚”。第一功能用于输入从外部程序存储器取指令或从内部程序存储器取指令的选择信号。当
接高电平时，将从内ROM开始访问，但地址范围超过内部ROM的最大容量（4KB）时，将自动转向外ROM取指令；
接低电平时，将直接从外ROM开始取指，即所有指令均在片外读取。
VPP功能：片内有EPROM的芯片，在EPROM编程期间，施加编程电源VPP
（4）
（29脚）：是读外部程序存储器的选通信号，低电平有效。CPU从外部存储器取指令时，它在每个机器周期中两次有效。片外程序存储器读选通（输出允许）信号输出端，用于输出外部程序存储器选通信号。在对外部程序存储器取指令操作时，
置有效（低电平），被选中的外部存储单元中的内容将出现在数据总线上，然后被读入CPU中；在执行片内程序存储器取指令操作时，
为无效（高电平）。
图 2-5 PSEN引脚功能图
4.并行输入/输出（I/O）口
8051单片机共有4个8位并行I/O口，称为P0口、P1口、P2口及P 3 口，总共32个引脚。每个口的引脚为8个。每一条I/O线都能独立地用作输入或输出。P0口为三态双向口，能带8个TTL门电路，P1、P2和P3口为准双向口，负载能力为4个TTL门电路。P3口还具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。
P0口（39脚～32脚）：P0.0～P0.7统称为P0口。
P1口（1脚～8脚）：P1.0～P1.7统称为P1口，可作为准双向I/O接口使用。
P2口（21脚～28脚）：P2.0～P2.7统称为P2口，一般可作为准双向I/O接口。
P3 口（10 脚～17 脚）：P3.0～P3.7 统称为P3 口。
P0口总线I/O端口，双向，三态，数据地址分时复用，该端口除用于数据的输入/输出外，在8031单片机外接程序存储器时，还分时地输入/输出其地址/数据。由P0口输出的信号无锁存，输入的信息有读端口引脚和读端口锁存器之分。P0口8位中的一位结构图如图2-6 所示：
图2-6 P 0 口的结构及原理图
由图 2-6 可见，P0 口由锁存器、输入缓冲器、切换开关与相应控制电路、场效应管驱动电路构成。
在输出状态下，当切换开关MUX向下时，从内部总线来的数据经锁存器反相和场效应管T2 反相，输出到端口引脚线上。此时，场效应管T1 关断，因而这种输出方式应为外接上拉电阻的漏极开路式。当切换开关MUX向上时，一位地址/数据信号分时地输出到端口线上。此外，由T1、T2 的通断组合，形成高电平、低电平与高阻浮动三态的输出。
在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例如，当从内部总线输出低电平后，锁存器Q=0，Q=1，场效应管T2开通，端口线呈低电平状态。此时无论端口线上外接的信号是低电平还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从内部总线输出高电平后，锁存器Q=1，Q=0，场效应管T2截止。如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031 单片机在对端口P0～P3 的输入操作上，有如下约定：凡属于“读—修改—写”方式的指令，从锁存器读入信号，其他指令则从端口引脚线上读入信号。
“读—修改—写”指令的特点是，从端口输入（读）信号，在单片机内加以运算（修改）后，再输出（写）到该端口上。下面是几条“读—修改—写”指令的例子。
这样安排的原因在于“读—修改—写”指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以避免因外部电路而使原端口的状态被读错。
P0 口是 8031 单片机的总线口，分时出现数据D7～D0、低 8 位地址A7～AO，以及三态，用来接口存储器、外部电路与外部设备。P0 口是使用最广泛的I/O端口。
P1 口：通用I/0 端口，准双向静态口。输出的信息有锁存，输入有读引脚和读锁存器之分。P1 口的一位结构如图 2-7 所示。由图可见，P1 口与P0 口的主要差别在于，P1 口用内部上拉电阻R代替了P0口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1 口是具有输出锁存的静态口。
由图 2-7 可见，要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端口写入 1。具有这种操作特点的输入/输出端口，称为准双向I/O口。8031 单片机的P1、P2、P3 都是准双向口。P0口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入1后再作读操作。
图 2-7 P1 口功能结构图
单片机复位后，各个端口已自动地被写入了 1，此时，可直接作输入操作。如果在应用端口的过程中，已向P1～P3 口线输出过 0，则再要输入时，必须先写 1 后再读引脚，才能得到正确的信息。此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。
P1口是 8031单片机中唯一仅有的单功能I/O端口，并且没有特定的专用功能，输出信号锁存在引脚上，故又称为通用静态口。
P2 口：P2 口的一位结构如 2-8 图所示：
图 2-8 P2 口功能结构图
由图2-8可见，P2口在片内既有上拉电阻，又有切换开关MUX，所以P2口在功能上兼有P0口和P1口的特点。主要表现在输出功能上，当切换开关MUX向左时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当MUX向右时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。
由于8031单片机必须外接程序存储器才能构成应用电路，而P2口就是用来周期性地输出从外存中取指令的地址（高8位地址），因此，P2口的切换开关MUX总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。因此P2 口是动态的I/O端口。输出数据虽被锁存，但不是稳定地出现在端口线上。其实，这里输出的数据往往也是一种地址，只不过是外部RAM的高 8 位地址。
在输入功能方面，P2 口与P0 和H端口相同，有读引脚和读锁存器之分，并且P2 口也是准双向口。
可见，P2 口的主要特点包括：
①不能输出静态的数据。
②自身输出外部程序存储器的高 8 位地址。
③执行MOVX指令时，还输出外部RAM的高位地址，故称P2口为动态地址端口。
P3 口：双功能静态I/O口P3 口的一位结构如图 2-9 所示。
图 2-9 P3 口功能结构图
由图 2-9 可见，P3 口和P1口的结构相似，区别仅在于P3 口的各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1口作用相同，也是静态准双向I/O端口。当处于第二功能时，锁存器输出1，通过第二输出功能线输出特定的内含信号，在输入方面，即可以通过缓冲器读入引脚信号，还可以通过替代输入功能读入片内的特定第二功能信号。由于输出信号锁存并且有双重功能，故P3 口为静态双功能端口。P3 口的特殊功能（即第二功能）如表 2-1 所示。
表 2-1 P3 口的第二功能
使P3口各线处于第二功能的条件是：
①串行I/O处于运行状态（RXD，TXD）。
②打开了外部中断（INT0，INT1）。
③定时器/计数器处于外部计数状态（T0，T1）。
④执行读写外部RAM的指令（RD，WR）。
在应用中，如不设定P3 口各位的第二功能（WR，RD信号的产生不用设置），则P3口自动处于第一功能状态，也就是静态I/O端口的工作状态。在更多的场合是根据应用的需要，把几条端口线设置为第二功能，而另外几条端口线处于第一功能运行状态。在这种情况下，不宜对P3 口作字节操作，需采用位操作的形式。
5.端口的负载能力和输入/输出操作
P0 口能驱动 8 个LSTTL负载。如需增加负载能力，可在P0 总线上增加总线驱动器。P1，P2，P3 口各能驱动 4 个LSTTL负载。
前已述及，由于P0～P3 口已映射成特殊功能寄存器中的P0～P3 口寄存器，所以对这些端口寄存器的读/写就实现了信息从相应端口的输入/输出。例如：
4个口的各个引脚都可作为通用I/O使用，但当某一引脚作为输入使用前，必须先使该引脚置1（这是由4个8位并行I/O口的结构所决定的，此种状态下的各口也被称为准双向口）。单片机复位后，四个口的32个引脚均为高电平（已自动置为1），但用户在自己的初始化程序中，应考虑到所使用的引脚是否符合要求。
1.地址总线AB
MCS-51在实际应用时，常需要扩展外部的存储器及I/O口等，MCS-51的引脚除了电源、复位端、时钟端和用户I/O口外，其余的引脚都是为了实现系统扩展而设置的，这些引脚构成了MCS-51的外部三总线，如图2-10所示。
地址总线用于传送单片机输出的地址信号，宽度为 16 位，可寻址的存储器范围为 64 KB。P 0 口经锁存器提供低8位地址，锁存信号是由CPU的ALE引脚提供的；P2口提供高8 位地址。
2.数据总线DB
数据总线用来传输各功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关。数据总线的条数称为数据总线宽度，它是衡量系统性能的一个重要参数。MCS-51的数据总线为8位，由P0口提供。
3.控制总线CB
控制总线是用来发出各种控制信号的传输线。控制总线实际上是CPU输出的一组控制信号。MCS-51的控制总线由第二功能下的P3口和4条独立的控制线RST、
、ALE、
组成。常见的控制信号有：
图 2-10 MCS-51的外部总线构成
·时钟，用来同步各种操作。
·复位，表示各模块恢复初始状态。
·总线请求，表示某部件需获得总线使用权。
·总线允许，表示需要获得总线使用权的部件已获得了控制权。
·中断请求，表示某部件提出中断请求。
·中断确认，表示中断请求已被接收。
·存储器写，将数据总线上的数据写至存储器的指定地址单元内。
·存储器读，将指定存储单元中的数据读到数据总线上。
·I/O读，从指定的I/O端口将数据输出到指定的I/O端口内。
·I/O写，将数据总线上的数据输出到指定的I/O端口内。
·数据确认，表示数据已被接收或已读到总线上。
MSC-51系列单片机的总线特性如下：
（1）机械特性。机械特性是指总线在机械方式上的一些性能，如插头与插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等。
（2）电气特性。电气特性是指总线的每一根传输线上信号的传递方向和有效的电平范围。通常规定由CPU发出的信号叫输出信号，送入CPU的信号叫输入信号。总线的电平定义与TTL相符。如RS-232C（串行总线接口标准），其电气特性规定：低电平表示逻辑“1”，并要求电平低于-3V；用高电平表示逻辑“0”，还要求高电平需高于+3V，额定信号电平为-10V和+10V左右。
（3）功能特性。功能特性是指总线中每根传输线的功能，如地址总线用来指出地址号；数据总线传递数据；控制总线发出控制信号等。可见各条线其功能不一。
（4）时间特性。时间特性是指总线中的任一根线在什么时间内有效。每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来描述。
其总线性能指标为：
（1）总线宽度。它是指数据总线的根数，用bit（位）表示，如 8 位、16 位、32 位、64 位。
（2）标准传输。标准传输即在总线上每秒能传输的最大字节量，用MB/s（每秒多少兆字节）表示。
（3）时钟同步/异步。总线上的数据与时钟同步工作的总线称同步总线，与时钟不同步工作的总线称为异步总线。
（4）总线复用。通常地址总线与数据总线在物理上是分开的两种总线。地址总线传输地址码，数据总线传输数据信息。为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一条物理线路，只是某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。这叫总线的多路复用。
（5）信号线数。信号线数即地址总线、数据总线和控制总线三种总线数的总和。
（6）总线控制方式。总线控制方式包括并发工作、自动配置、仲裁方式、逻辑方式。计数方式等。
（7）其他指标。如负载能力问题等。