微型计算机原理及接口技术（第2版）最新章节_黄勤著

2.2 80486微处理器的体系结构

80486微处理器是Intel公司继80386之后推出的又一款32位高性能微处理器产品，它以提高性能和面向多处理器系统结构为主要设计目标。

2.2.1 80486微处理器的体系结构特点

80486基本沿用了80386的体系结构，以保持同早期生产的80X86系列处理器（8086/8088、80286、80386）在目标代码级的向上兼容性。但是，80486与80386相比也做了很多改进，其特点主要表现在以下几个方面：

1）80486采用的是单倍的时钟频率，即在80486 CPU的CLK端输入的外部时钟频率就是其内部处理器的工作时钟频率，因此可大大增加电路的稳定性。而80386要求外部时钟频率必须是CPU内部工作时钟频率的2倍。

2）内部包含有8KB的指令/数据高速缓存器（Cache），用于存储CPU当前正在使用的指令和数据。高速缓存系统截取80486对内存的访问。CPU在取指令或数据时，如果已查询所需要的指令或数据在高速缓存（Cache）中，则可直接将指令或数据从高速缓存（Cache）中取到；否则，CPU便从内存中读取指令或数据以进行补充。由于从高速缓存取指令或数据无须访问内存，即不使用外部总线，因此高速缓存的存在，在一定程度上降低了外部总线的使用频率，提高了系统的性能。

3）内部包含了相当于增强型80387功能的浮点协处理器（FPU）。与80386系统中外置的80387芯片相比，其浮点处理速度提高了3～5倍。

4）对使用频度较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行单元采用了RISC（精简指令集）技术和流水线技术，使执行每条指令的时钟数大大减少，可变长指令的译码时间大大缩短，大部分基本指令可用一个时钟周期完成，平均指令执行速度为1.2条指令/时钟周期。

5）采用了突发（Burst）式总线传输方式，使系统取得一个地址后，与该地址相关的一组数据都可以进行输入、输出，有效地解决了CPU与存储器之间的数据交换问题。突发传送方式在最初的总线周期读出4个字节的数据需2个时钟，但在以后的周期只需1个时钟。

6）与80386相比，其内部数据总线的宽度并不都只限于32位，而是有32位、64位和128位多种，分别用于不同单元之间的数据通路，对于加快数据传输速率、缩短指令执行时间也有重要作用。

7）对某些内部寄存器（如控制寄存器）中部分位的内容进行了变动和增加。

8）面向多处理器结构，在总线接口部件上增加了总线监视功能，以保持构成多机系统时的高速缓存一致性；增加了支持多机操作的指令。

2.2.2 80486微处理器的内部结构

1.内部结构

80486微处理器的内部结构如图2-8所示。它主要由8个逻辑单元组成：总线接口单元、指令预取单元、指令译码单元、指令执行单元、段管理单元、页管理单元、高速缓冲存储器单元和浮点运算单元。其中，高速缓冲存储器单元和浮点运算单元是80486特有的，其他6个单元与80386中的基本相同。

1）总线接口单元（BIU）主要负责与存储器和I/O接口传送数据（如预取指令、读/写数据），其功能是产生访问存储器和I/O接口所需的地址、数据和控制信号。其作用与8088/8086中的BIU作用相同。

图2-8 80486微处理器的内部结构示意图

2）指令预取单元（Instruction Prefetch Unit，IPU）负责从存储器取出指令，放到一个32字节的指令预取队列中。当指令预取队列不满且总线空闲时，IPU通过BIU从存储器读取指令并放入指令预取队列中。80486的指令平均长度为3.2字节，所以指令预取单元平均可预取10条指令。

3）指令译码单元（Instruction Decode Unit，IDU）负责从指令预取队列中读取指令，进行预译码，译码后的可执行指令放入已译码指令队列中等待执行。如果预译码时发现是转移或调用指令，可提前通知总线接口部件去新的目标地址取指令，以刷新指令预取队列。

4）指令执行单元（EU）包括算术逻辑单元（ALU）、8个32位的通用寄存器、桶形移位寄存器和控制单元等。它的作用是完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指令采用微程序控制执行（控制ROM），常用基本指令采用硬件逻辑控制执行。

5）段管理单元用于进行存储器分段管理，将逻辑地址变换为32位线性地址。

6）页管理单元用于进行存储器分页管理，将线性地址变换为32位物理地址。该单元属可选单元，若不需用分页管理，线性地址就是物理地址。为了加快线性地址到物理地址的转换速度，页管理单元中设有一个转换后援缓冲器（Translation Lookaside Buffer，TLB），它的作用类似于Cache，其中保存32个最新使用的页表项，“命中”时可大大缩短线性地址到物理地址的转换时间。

段管理单元和页管理单元也可统称为存储器管理单元MMU。

7）高速缓冲存储器单元用于加速指令或数据的访问过程。片内Cache比片外Cache存取速度更快。

8）浮点运算单元相当于一个增强型浮点协处理器80387，专门用作浮点运算，可与ALU的整数运算并行进行。

从图2-8可看出，在Cache-ALU-FPU之间采用了64位数据总线直接相连，双精度数据（64位）可一次传送完；Cache和指令预取单元之间采用了128位数据总线，一次可预取16个字节的指令。

在上述各逻辑单元的支持下，80486按6级流水线方式工作，如图2-9所示。图中的I ₁ ～I ₆ 分别表示指令1～6。在理想情况下，每级需要一个时钟周期。顺着图中I _i （ i =1～6）可看出，单独一条指令在流水线中必须依次完成6个步骤中的每一步。从第6个时钟开始，每个时钟周期都有一条指令执行完毕从流水线输出。

图2-9 80486的流水线工作示意图

2.内部寄存器组

80486的内部寄存器组除FPU部分外，与80386的完全相同。区别仅在于，80486对标志寄存器的标志位和控制寄存器CR ₀ 的控制位进行了扩充。而80386/80486的寄存器又是在8086、80286的基础上扩展而来的，除将原有的16位寄存器扩展为32位外，还增加了一些新的寄存器。80486的寄存器按功能可分为4类：基本寄存器、系统级寄存器、调试和测试寄存器以及浮点寄存器。

（1）基本寄存器

基本寄存器包括通用寄存器、指令指针寄存器、标志寄存器和段寄存器，如图2-10所示。

图2-10 基本寄存器

1）通用寄存器。80486有8个32位通用寄存器EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP，它们是由8086/8088相应的8个16位通用寄存器扩展而来。为了与8086/8088兼容，它们的低16位AX、BX、CX、DX、SI、DI、BP、SP可以单独使用。其中AX、BX、CX、DX还可进一步分成8位寄存器AH、AL、BH、BL、CH、CL、DH、DL使用。

2）指令指针寄存器（EIP）。指令指针寄存器（EIP）是一个32位的寄存器，与8086/8088的IP一样，主要用于保存下一条待预取指令在当前代码段中的偏移地址。它的低16位IP也可以单独使用。当80486工作在保护模式下时，使用32位的EIP；工作在实模式下时，使用16位的IP。

3）标志寄存器（EFLAGS）。80486的标志寄存器EFLAGS是一个32位寄存器，它共定义了15位14个标志，如图2-11所示。这些标志分别归类为状态标志、控制标志和系统标志。

图2-11 80486的标志寄存器

①状态标志：状态标志反映指令执行过程和结果的一些特征，共有6个，它们是CF、PF、AF、ZF、SF、OF。

CF（Carry Flag）进位标志。在加法或减法运算过程中，若运算结果的最高位产生了进位或借位时，CF=1，否则CF=0。例如两个8位二进制数在进行加法运算过程中，第7位（最高位）向第8位（更高位）有进位，则该进位标志CF=1。该标志主要用于多字节数的加减法运算以及移位和循环指令中。

PF（Parity Flag）奇偶标志。当某次算术运算或逻辑运算的运算结果中“1”的个数为偶数时，PF=1，否则PF=0。该标志主要用于检查数据传输过程中是否出错。

AF（Accessary Carry Flag）辅助进位标志。在8位二进制数的加法或减法运算过程中，若第3位向第4位有进位或借位时，AF=1，否则AF=0。如将8位二进制数表示为b ₇ b ₆ b ₅ b ₄ b ₃ b ₂ b ₁ b ₀ ，则当b ₃ 向b ₄ 有进位或借位时，AF=1。该标志主要用于BCD码运算。

ZF（Zero Flag）零标志。当运算结果的所有位为0时，ZF=1，否则ZF=0。

SF（Sign Flag）符号标志。当运算结果的最高位为1时，SF=1，否则SF=0。对于用补码表示的有符号数，SF=1表示结果为负，SF=0表示结果为正。

OF（Overflow Flag）溢出标志。当运算结果超过了带符号数可表示的范围时，OF=1，即产生了溢出，否则OF=0。8位带符号数补码的表示范围是-128～+127，16位带符号数补码的表示范围是-32768～+32767，32位带符号数补码的范围是-2147483648～+2147483647。

例2-2 设A=79H，B=67H，请给出在CPU完成了A+B的算术运算操作后，各状态标志的状态值。

解：79H=01111001B，67H=01100111B，79H+67H有：

该指令执行后有CF=0，PF=0，AF=1，ZF=0，SF=1，OF=1。

②控制标志：控制标志仅含一个标志DF，专门用于控制串操作指令在执行过程中，其地址指针的变化方向。

DF（Direction Flag）方向标志。可以由程序来设置。DF=1表示在串操作指令执行期间，地址指针EDI（DI）和ESI（SI）的修改方式为递减；DF=0表示在串操作指令执行期间，地址指针EDI（DI）和ESI（SI）的修改方式为递增。指令STD的执行，可使DF=1；CLD的执行，可使DF=0。

③系统标志：系统标志用于控制I/O、屏蔽中断、调试、任务转换和控制保护方式与虚拟8086方式间的转换，共有7个，它们是TF、IF、IOPL、NT、RF、VM和AC。

TF（Trap Flag）陷阱标志，也称为跟踪标志位。TF=1表示CPU进入单步执行方式，即每执行一条指令，自动产生一个内部中断。利用它可逐条地检查指令，完成程序的调试。

IF（Interrupt Enable Flag）中断允许标志。IF=1时，CPU可以响应外部可屏蔽中断请求；IF=0时，CPU禁止响应外部可屏蔽中断请求。指令STI使IF=1，指令CLI使IF=0。IF标志对内部中断和外部非屏蔽中断（NMI）没有影响。

IOPL（I/O Priority Level）I/O特权级标志。该标志占用2位，表示0～3级4个I/O特权级。在保护方式下，用以指定I/O操作处于0～3特权级中的哪一级。只有当任务的现行特权级高于或等于IOPL时（0级最高，3级最低），执行I/O指令才能保证不产生异常。

NT（Nested Task Flag）任务嵌套标志。80486的中断和CALL指令可以引起任务转换。NT=1表示引起了任务转换，当前任务嵌套在另一任务内。这样，在执行IRET指令时，便返回原任务；否则NT=0，没引起任务转换，执行IRET时是进行同任务内的返回，而不发生任务转换。该标志位用来控制被中断的链和被调用的任务。

RF（Resume Flag）恢复标志。该标志在调试时使用，控制在下条指令后恢复程序的执行。当RF=0时，调试故障被接受；RF=1时，则遇到断点或调试故障时不产生异常中断。在成功地执行每条指令后，RF将自动复位。

VM（Virtual 8086 Mode）虚拟8086模式标志。VM=1表示处理器工作在虚拟8086方式；VM=0表示处理器工作在一般的保护方式下。该位只能以两种方式来设置，在保护方式下，由最高特权级（0级）的代码段的IRET指令来设置，或者由任务转换来设置。

AC（Alignment Check）对准检查标志。AC=1，且控制寄存器CR ₀ 的AM位也为1，则进行字、双字或4字的对准检查。若处理器在访问内存时操作数未按边界对准（所谓对准，是指访问字操作数时从偶地址开始，访问双字数据时从4的整数倍地址开始，访问4字数据时从8的整数倍地址开始），则发生异常。

4）段寄存器。80486有6个段寄存器分别是CS、SS、DS、ES、FS和GS，同8086一样，CS为代码段的段寄存器；SS为堆栈段的段寄存器；DS、ES、FS和GS分别为4个数据段的段寄存器。

在实地址方式和虚拟8086方式下，段寄存器的作用与8086相同，即专门用于保存存储段的段基址（如CS中存放的是当前代码段的段基址），存储单元实际地址的形成方法也同8086一样。此时每个段的大小不能超过64KB。

在保护虚地址方式下，每个段寄存器都含有一个程序不可见区域。这些寄存器的程序不可见区域通常叫作描述符高速缓冲存储器（Cache）。此时，每个段的大小可以在1B～4GB之间变化，存储单元的实际地址仍由段基地址和段内偏移地址组成。段内偏移地址为32位，由各种寻址方式确定。段基地址也是32位，但它不在段寄存器中，而是包含在段描述符中。段寄存器中存放的是段选择符，同80286工作在保护方式下一样，此时可根据段选择符的内容，经过一定的转换得到该段对应的段描述符，并存入段寄存器的程序不可见描述符高速缓冲存储器中，将该段描述符中的32位段基址，与32位的段内偏移地址相加即可得到存储单元的线性地址。当一个新的段选择符被放入段寄存器里时，微处理器就访问一个描述符表，并把相应的描述符装入该段寄存器的程序不可见描述符高速缓冲存储器区域内。这个描述符一直保存在此，直到段选择符再次发生变化。这就使得当微处理器重复访问一个内存段时，不必每次都去查询描述符表，而是直接从描述符高速缓冲存储器中取出该段的描述符，从而节约了微处理器的时间。

（2）系统级寄存器

系统级寄存器包括4个控制寄存器和4个系统地址寄存器。这些寄存器只能由在特权级0上运行的程序（一般是操作系统）访问。

1）控制寄存器。80486有4个32位的控制寄存器（CR ₀ 、CR ₁ 、CR ₂ 和CR ₃ ），它们的作用是保存全局特性的机器状态，控制片内Cache、FPU和分段、分页单元的工作。其格式如图2-12所示。

图2-12 控制寄存器格式

● CR ₀ 中含有控制或指示整个系统（不是单个任务）的条件的标志。为了保持与80286保护模式的兼容性，CR ₀ 的低16位是机器状态字（MSW）。

● CR ₁ 为将来的Intel处理器保留。

● CR ₂ 中存放引起页故障的线性地址。只有当CR ₀ 的PG=1时，CR ₂ 才有效。

● CR ₃ 存放当前任务的页目录基地址。同样，仅当CR ₀ 的PG=1时，才使用CR ₃ 。

2）系统地址寄存器。系统地址寄存器只在保护方式下使用，所以又叫保护方式寄存器。80486有4个系统地址寄存器，用以将保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。寄存器格式如图2-13所示。

图2-13 系统地址寄存器

①全局描述符表寄存器（GDTR）是一个48位的寄存器，主要用于存放全局描述符表的32位基地址和全局描述符表的16位段界限（全局描述符表最大为2 ¹⁶ B，共2 ¹⁶ /8=8K个全局描述符）。

②中断描述符表寄存器（IDTR）也是一个48位的寄存器，主要用于存放中断描述符表的32位基地址和中断描述符表的16位段界限（中断描述符表最大为2 ¹⁶ B，共2 ¹⁶ /8=8K个中断描述符）。80486为每个中断或异常都定义了一个中断描述符，所有中断描述符都集中存放在一个中断描述符表IDT中。该中断描述符表在内存的位置可通过IDTR的内容进行相应转换而得到。

③局部描述符表寄存器（LDTR）是一个16位的寄存器，专门用于存放为访问局部描述符表对应的选择符。局部描述符表的位置可通过全局描述符表得到。为寻找局部描述符表，80486建立了一个全局描述符，CPU根据LDTR的内容（即选择符）访问全局描述符表，得到对应的局部描述符表的基地址、界限和访问权限，并将其存入64位的LDTR的高速缓冲存储区中。

④任务寄存器（TR）用来存放任务状态段（TSS）的16位选择符。该选择符用于访问一个确定任务的描述符，与LDTR相同，该选择符所指定的任务描述符会由CPU自动装入64位的任务描述符寄存器中。80486为每个任务都提供一个任务状态段TSS，用以描述该任务的运行状态。

由于局部描述符表LDT和任务状态段TSS可能有多个（每个任务各对应一个），对应的LDTR和TR也就可能有多个。为利于对它们寻址，LDTR和TR在结构上分成选择符和描述符寄存器两部分，描述符寄存器存放的是实质内容，选择符用来检索描述符，其工作原理和6个段寄存器的工作原理相似。全局描述符表（GDTR）和中断描述符表（IDTR），由于系统中只有一个，所以不需要设置选择符。

（3）调试和测试寄存器

80486提供了8个32位的调试寄存器DR ₀ ～DR ₇ ，它们为调试提供了硬件支持，如图2-14a所示。其中DR ₀ ～DR ₃ 这4个寄存器用于存放4个断点的线性地址；DR ₄ 、DR ₅ 由Intel公司留用；DR ₆ 为断点状态寄存器，用于说明是哪一种性质的断点以及断点异常是否发生；DR ₇ 为断点控制寄存器，用于指明断点发生的条件及断点的类型。这些调试寄存器给80486带来了先进的设置数据断点和ROM断点的调试功能。

80486提供了5个32位的测试寄存器TR ₃ ～TR ₇ ，如图2-14b所示。TR ₀ ～TR ₂ 未定义，TR ₃ ～TR ₅ 用于Cache的测试，TR ₆ 、TR ₇ 用于转换后援缓存器（TLB）的测试，TR ₆ 是测试控制寄存器，TR ₇ 是测试状态寄存器，保存测试结果的状态。测试寄存器实际上并非80486体系结构的标准部分，只是为了增强系统的可测性而引入的附加硬件。

图2-14 调试和测试寄存器

a）调试寄存器 b）测试寄存器

（4）浮点寄存器

80486的FPU中包含有13个浮点寄存器，如图2-15所示，8个80位浮点数据寄存器R ₀ ～R ₇ 用作固定寄存器组或硬件堆栈；1个16位标记字寄存器用来标记每个数据寄存器的内容；1个16位控制寄存器用于提供FPU的若干处理选择项；1个16位状态寄存器用于反映FPU的总状态；2个48位的指令、数据指针寄存器的作用是为用户编写错误处理程序提供指令和数据指针。

图2-15 浮点寄存器

80486进行浮点运算时，使用上述专门的浮点寄存器，而不使用通用寄存器，这是ALU和FPU可以并行运算的重要原因之一。

2.2.3 80486的工作方式

80486有三种工作方式：实地址方式、保护虚地址方式和虚拟8086方式。

实地址方式的工作原理与8086基本相同，主要区别是80486能借助操作数长度前缀，处理32位数据。另外，在实地址方式下也可使用新增的两个数据段寄存器FS和GS。当然，运行速度也更高。

保护虚地址方式下，引入了虚拟存储器的概念。CPU可访问的物理存储空间为4GB；程序可用的虚拟地址空间为64TB。段的长度在启动页功能时是4GB，不启动页功能时是1MB。可支持多用户和单用户的多任务操作，并对各任务提供了多方面的保护机制。

为避免在程序运行过程中，发生应用程序破坏系统程序、某一应用程序破坏其他应用程序以及错误的数据当作程序运行等情况，由此采取的措施称为“保护”。保护就是在用户程序之间、用户程序与系统程序之间实行隔离。80486微处理器的保护功能是通过设立特权级来实现的。特权级分0、1、2、3共4级，数值最低的特权级最高。0级分配给操作系统的核心部分，因为操作系统被破坏了，整个系统都会瘫痪；1级和2级分配给系统服务及接口部分；应用程序分配的特权级最低。80486微处理器的特权级规则有两条：特权级为P的数据段，只能由不低于P的程序访问；具有特权级P的程序或过程，只能由在不高于P级上执行的任务调用。

虚拟8086方式是一种既有保护功能又能执行8086代码的工作方式，可以说是保护方式的一种子方式，工作原理与保护虚地址方式下相同，但程序指定的逻辑地址解释与8086相同，即可以和实地址方式下一样执行8086的应用程序。

上述三种工作方式在一定条件下是可以相互转换的，如图2-16所示。

图2-16 80486微处理器三种工作方式的转换

2.2.4 80486的常用引脚功能

80486有168条引脚信号线，采用引脚网络阵列（PGA）封装，这168条引脚信号线也即80486 CPU总线，包括数据总线、地址总线和控制总线，如图2-17所示。

（1）系统时钟信号

CLK：时钟输入，为80486提供基本的内部工作时钟。

（2）地址信号

地址信号用于构成系统所需的地址总线。

A ₃₁ ～A ₂ ，：A ₃₁ ～A ₂ 和构成32位地址信号，A ₃₁ ～A ₂ 指明一个4字节单元的地址，字节选通信号用以指明该4字节单元的具体字节（每条线控制选通一个字节；分别对应选通与数据线D ₀ ～D ₇ 、D ₈ ～D ₁₅ 、D ₁₆ ～D ₂₃ 与D ₂₄ ～D ₃₁ 相连的4个存储体）。80486可直接寻址4GB的物理存储空间和64KB的I/O地址空间。