模块构成整个硬件的层次;模块和模块之间的通信除了在Verilog中通过端口进行,也可以通过接口(interface)进行,还可以利用同一个接口完成多个模块之间的数据交互。接口同时也是模块(DUT)和外部验证环境的交互媒介,可将激励信号作为DUT的输入端,也可以将DUT的端口、内部信号交由验证组件进行监测和检查。
关键词:
interface 接口,module 模块
避坑指南:
模块可以例化模块或接口;接口可以例化接口,但不能例化模块(从设计意义上,这样的规范是合理的)。
阅读手记: EOrLX8pwAWSxPZFWQKawKeRX84OyA9BV3H4S1qh7w6NZyRASv3GFjdP+PD3/oUVR