下载掌阅APP，畅读海量书库
立即打开
本节将使用VDHL语言描述无符号定点数的加法运算和有符号定点数的加法运算。
十进制无符号定点数加法的计算方法和二进制无符号定点数加法的计算方法如图3.20所示。
图3.20 十进制和二进制无符号定点数加法的计算方法
本小节给出了无符号定点数加法运算的VHDL描述，如代码清单3-17所示。
代码清单3-17 top.vhd
注 ：（1 ）读者可以定位到本书所提供资料的\intel_dsp_example\example_3_17路径中，用Quartus P rime P ro 2019.4集成开发环境打开该设计。特别要注意所引用的库！
（2）在Quartus Prime Pro 2019.4集成开发环境的“Settings”对话框中，将“VHDL version”设置为“VHDL 2008”。
（3 ）读者可以定位到本书所提供资料的\intel_dsp_example\example_3_18路径中，使用ModelSim-INTEL FPGA STARTER EDITION 2019.2仿真工具打开该设计。特别要注意所引用的库！
使用Quartus Prime Pro 2019.4集成开发环境对该设计进行Analysis Synthesis，通过RTL Viewer查看生成的网表结构，如图3.21所示。
图3.21 无符号定点数加法运算生成的块符号
使用ModelSim-INTEL FPGA STARTER EDITITON 2019.2仿真工具对无符号定点数的加法运算进行仿真，其结果如图3.22所示。
图3.22 无符号定点数加法运算的仿真结果（反色显示）
思考与练习3-22 ：请分析无符号定点数加法运算的仿真结果，验证设计的正确性。
本部分给出了有符号定点数加法运算的VHDL描述，如代码清单3-18所示。
代码清单3-18 top.vhd
注 ：（1 ）读者可以定位到本书所提供资料的\intel_dsp_example\example_3_19路径中，用Quartus P rime P ro 2019.4集成开发环境打开该设计。特别要注意所引用的库！
（2）在Quartus Prime Pro 2019.4集成开发环境的“Settings”对话框中，将“VHDL version”设置为“VHDL 2008”。
（3 ）读者可以定位到本书所提供资料的\intel_dsp_example\example_3_20路径中，使用ModelSim-INTEL FPGA STARTER EDITION 2019.2仿真工具打开该设计。特别要注意所引用的库！
使用Quartus Prime Pro 2019.4集成开发环境对该设计进行Analysis Synthesis，通过RTL Viewer查看生成的网表结构，如图3.23所示。
图3.23 有符号定点数加法运算生成的块符号
使用ModelSim-INTEL FPGA STARTER EDITITON 2019.2仿真工具对有符号定点数的加法运算进行仿真，其结果如图3.24所示。
图3.24 有符号定点数加法运算的仿真结果（反色显示）
思考与练习3-23 ：请分析有符号定点数加法运算的仿真结果，验证设计的正确性。