2.5 智能电器控制单元的EMC设计

2.5.1 概述

随着智能电器的发展以及保护功能的不断完善，其弱电单元的单板互连密度以及信号速度在不断提高，同时由于微电子技术领域的低电压、低功耗的发展趋势，使得弱电单元在强电磁环境中的EMC（电磁兼容）问题成为十分突出的瓶颈问题，如不能妥善解决，许多新功能的开发与应用便无从谈起。由于安装空间的限制，实际中的一部分智能监控单元采用了非屏蔽设计，其电路板自身的抗干扰性能便显得尤为重要。本节结合弱电单元电磁环境的特点以及对近场干扰机理的分析，在近场抗干扰设计原则的基础上重点讨论电路板的高频抗干扰设计方法。

对于智能电器控制单元模块化设计的技术趋势，为了适应系统级EMC仿真的需要，采用了网络时域宏模型结合电路仿真的混合仿真方法，并对多个子模型连接的情况进行了仿真，在宏模型的提取过程中采用了数值稳定性好的矢量匹配技术。由于子模型的仿真规模较小，并且通常可通过测量的方式直接获得，因此该混合方法的研究有望成为智能电器系统级EMC仿真的可行方案。

2.5.2 智能电器控制单元电路板的EMC设计

根据近场干扰机理的分析及其设计原则讨论，当干扰源的频率较高时，电路板的电源、地平面将呈现分布参数效应，由于板上功能分区以及走线的需要，各板层的面积形状较为复杂，在高频干扰信号的作用下，将引起电路板层间局部电位的集中现象，此时在电路板上产生的局部干扰电压将不能使用简单的电路分析及干扰信号的分压原理进行设计。

从电路板的技术趋势看，EMC的高频设计受到越来越广泛的重视，本节采用全波电磁场仿真的方法，从以下三个方面进行分析：①电路板的本振模式分析；②电路板关键路径的信号完整性（Signal Integrity，SI）设计；芯片电源端及功率器件的阻抗分析。

1. EMC设计的主要目标

1）电路板的本振模式分析。 电路板在外部高频脉冲电磁场或者内部信号的激励下，会在板层之间产生共振现象，该现象一方面加剧了空间电荷在电路板局部的累积效应，使板上的敏感单元超出噪声容限而误动，由共振形成的驻波提高了电路板的局部辐射水平（局部形成“热区”），对系统中的其他单元造成二次干扰。从目前电路板的高频设计技术看，消除外部高频电磁场的干扰，并对电路板的整体布局进行优化，主要采用了电路板的本振模式分析方法，即对干扰频段内的电路板共振情况进行仿真，根据共振的分布采取必要的措施加以消除。

2）关键路径的信号完整性设计。 信号完整性指的是在高速产品中由互连线引起的所有问题，主要研究互连线与数字信号的电压电流波形相互作用时，其电气特性参数如何影响产品的性能。随着智能电器的发展以及系统时钟频率、信号上升沿速度的提高，这些信号完整性现象一方面阻碍系统的正常操作，成为实现预定功能必须考虑的问题；另一方面也与系统的电磁兼容性能密切相关，即对外干扰的抑制以及系统的电磁敏感性（EMS）问题。振铃、反射等信号完整性现象增加了信号的高频分量，也增加了电磁干扰（EMI）的发射，对系统内其他单元以及外部器件造成干扰；另外，信号在畸变的情况下，与外部干扰相互叠加超过干扰门限的概率增加，造成抗干扰能力的下降。因此，对于关键路径的信号传输特性，一般要求在载波频段内，关键路径的插入损耗小于3dB。

3）芯片电源端及功率开关器件的高频阻抗分析。 由于智能电器一般采用现场变换母线电流的方式供电，其稳压电路常采用开关电路模式，在开关电路功率晶体管的导通瞬间，将有高频含量丰富且幅值较大的瞬态电流通过电源和地平面。另外，当IC芯片处于工作状态时，其电源、地引脚以及其他输出门电路也会有较大的高频电流流过。这类由电路板开关切换形成的电流在电源、地阻抗上产生的电压称为开关噪声，如果存在多个开关状态同时切换的情况，便形成更为严重的同步开关噪声（SSN），一方面由于板内噪声耦合干扰其他部分的正常工作，同时造成了抗干扰能力的下降。这类问题在电路板的设计中属于高频阻抗的分析。

2. EMC设计流程及试验测试

根据以上的仿真目标及内容，本书以某型智能电器控制单元为例进行说明，采用Ansoft SIwave高频特性分析模块进行电路板电磁兼容设计，仿真流程如图2-42所示。图2-43为电路板互连结构和 R 、 L 、 C 元件的导入及有限元剖分。

1）电路板的本征问题。 在电路板的EMC设计中，层间共振现象归结为本征问题的求解，根据本征值所对应的电场分布添加恰当的去耦电容加以消除。

本征问题的求解频段是基于以下考虑的：断路器分断过程以及EFT抗扰度试验中，干扰信号的频谱主要集中于100MHz以内，同时，考虑到EFT干扰脉冲在整个1GHz频段内都有分布以及逻辑器件的边沿速度问题，采用SIwave对电路板进行1GHz的本征问题求解。图2-44为图2-43电路板模型的本征值求解，图中箭头所指是电场分布集中的位置，根据各次本征模的求解结果，在这些位置添加一系列0.1μF的去耦电容，图2-44c为添加13个去耦电容后再次仿真的结果，由图可见，在仿真频段内电路板的共振现象得到了有效的抑制。

2）关键路径的信号完整性分析。 传输线的信号完整性与前述的共振问题密切联系，从电路的角度看，当传输线穿越电路板共振区域时，传输信号的相应频点便会由于共振电场的存在而损耗，带来该布线网络的信号完整性问题。因此，当电路板的共振现象得到抑制时，相应地提高了整板布线网络的信号完整性，而对于关键路径的SI问题，还应该设置相应的SIwave仿真端口进行重点考察，必要时应添加去耦电容以完善信号的回流路径，进一步改善该线路的传输特性。

对于不同的电路板，其关键路径的分析重点有所不同，以脱扣输出控制线为例进行说明，添加去耦电容前后控制线传输特性的对比如图2-45所示，在添加去耦电容后，线路的传输特性得到了改善，整个频段上的信号衰减均小于3dB。

3）噪声容限与PDS最小阻抗设计。 目前的处理器发展存在着低电压供电的趋势，由于芯片门电路的切换速度越来越快，导致其瞬时功耗不断提高，在更短的时间内PDS中将会有更大的开关电流流过，该电流在电源路径和返回路径间的阻抗上产生电压降，一方面减小了芯片的供电电压，引起潜在的掉电危险，另一方面引起PDS的噪声问题。对于智能电器监控单元，往往通过互感器就地取电并以开关调节方式进行稳压，在开关管开通瞬间将会有幅值很高、频谱含量丰富的暂态电流注入参考地平面，该电流会在电源/地之间引起噪声电压问题（即“地弹”噪声），噪声电压通过耦合或辐射的方式对临近网络及单元构成威胁。

以上问题可以归结为PDS的最小阻抗设计问题，即通过控制电源端口在频带内的交流阻抗以实现降低压降的目的。在对电路结构及工作特点分析的基础上，添加相应的端口，在一定频段内求解时便可求出其阻抗的分布情况。在智能电器控制单元电路板上，芯片及开关管的电源/地阻抗的仿真结果如图2-46所示。图中对比了添加电容前后的电源/地阻抗仿真对比情况，结果显示，添加电容后可以在较宽的频率范围内降低电源平面间的动态阻抗。在经过以上3个环节的仿真与优化设计后，添加相应的去耦电容并对智能电器控制单元电路板进行优化设计，按照标准对样机重新进行EFT抗扰度试验，试验结果如表2-5所示，由试验结果可以看出，由于考虑了试验环境的高频干扰问题，与优化设计前相比，其抗扰度水平得到了提高。

2.5.3 时域宏模型结合电路仿真的混合设计方法

目前在信号完整性分析中，为了避免复杂互连结构的电大尺寸问题，以适应从芯片级到电路板级的仿真，通常是将模型分割为多个简单子网络的连接，分别以全波电磁场仿真或测量的方法获得子网络的端口参数，而互连结构整体性能的仿真一般在电路仿真环境中进行。仿真流程如图2-47所示。根据子网络端口参数的频域采样值构造一个有理函数宏模型，再将这一模型转换为Spice软件能处理的等效模型。

由子网络的端口参数提取宏模型的过程中，针对所研究的互连系统频带宽、高频多谐振等特点，为了避免非线性逼近算法中存在的系数方程组病态问题，本节将矢量匹配（VFM）法应用于有理函数逼近：通过引入一个辅助函数，将有理函数系数矩阵的求解问题转换为线性方程的求解，从而更加直接地获得最优结果；另外，对于多端口的互连结构模型，VFM能够利用同一组极点，在同一个迭代过程中完成所有端口间参数的有理函数逼近，从而极大地提高了逼近过程的效率。

1.矢量匹配法及有理函数逼近

本节采用时域有限差分法（FDTD）以及快速傅里叶分析（FFT）得到网络的端口频域参数（S-parameter），在系统级分析中， S 参数可以通过频域测量的方法获得。一个 n 端口的 S 参数矩阵可表示为

式中 ω _i ——角频率， ω _i =2π f _i ；

i ——频段内的离散采样点， i =1，2，…， n 。

对于矩阵（2-43）中的任一元素，其有理函数形式可以表示为

式中 s ——频域算子， s =j ω ；

a ₁ , a ₂ ,…, a _n ——分子多项式待定系数；

b ₁ , b ₂ ,…, b _m ——分母多项式待定系数。

直接求解公式（2-44）的系数矩阵，由两个Vandermon矩阵构成，当频率范围较宽、逼近阶数较高时，矩阵的病态问题较为严重，甚至接近奇异。而VFM方法则不同，首先将式（2-44）改为留数/极点形式为

式中 r ₀ ——直接耦合系数；

r _i /p _i ——留数/极点。

计算式（2-45）的未知数 p _i 属于非线性问题，为此引入初始极点 以及试探函数 λ （ s ），即

式中 ——与初始极点 对应的留数。

令

整理后可得

由于所有的未知数都在分子上，因此方程（2-48）可以作为线性问题来求解。对于某个给定的频率点 s _k ，有

式中 ；

；

b _k = S （ s _k ）。

当在关心的频段内取多个采样点时，由方程（2-49）可以形成一个超定方程组，通过最小二乘法来求解：

λ （ s ） S （ s ）和 λ （ s ）的零点/极点形式为

由于为 λ （ s ） S （ s ）和 λ （ s ）选择了同样的初始极点，因此

由式（2-52）可知， S （ s ）的极点正好是 λ （ s ）的零点，其新的极点可以通过矩阵（2-53）的本征值求得

式中 A ——包含所有初始极点的对角阵；

b ——所有元素都为1的列向量；

——包含 λ （ s ）留数的行向量。

对于其中的每一个元素，根据以上原理，得到以下低阶传输矩阵：

以上原理流程如图2-48所示。

2.宏模型的合成以及电路网表的导出

1）宏模型的合成。 从传输函数（2-54）中导出微分方程组的过程称为宏模型的合成，由相关的电路理论电网络的微分方程组，或状态方程一般可以表示为

式中 ——状态向量，其阶数等于端口数与极点数的乘积；

U ——输入向量，代表端口的输入激励；

A ——状态矩阵， ；

B ——联系输入变量与状态变量的矩阵， ；

C ——联系状态变量与输出变量 Y 的矩阵， ；

D ——联系输入和输出变量的矩阵， 。

对应于 S 参数的定义，该网络的输入输出向量元素分别为相应端口的入射和反射波：

式中 v _k ——k 端口电压；

i _k ——k 端口电流；

z ₀ ——端口的参考阻抗。

对于以矩阵形式表示的传输函数，本书采用Jordan形式合成网络的宏模型。对于式（2-55）中复数极点元素，由于其在时域中没有物理意义，不能和物理元件相对应，因此应用矩阵 T 进行转换

其宏模型一般形式最终表示为

2）等效电路的导出原理。 为了进行Spice分析，需要将网络的宏模型转换为Spice等效电路的形式，首先以两端口、两个状态变量的情况来说明其原理。

对于两端口、两状态变量，由式（2-59）可知

以上矩阵形式可表示为式（2-60）～式（2-63）

端口的电压和电流的关系如下

由电路理论，式（2-60）～式（2-63）对应的等效电路可以通过图2-49所示的电路实现。其中，状态变量以及矩阵其他元素分别用电容电压以及电导和线性受控源表征。以上原理可以直接推广到多端口及多状态变量的情况。

3.仿真与实验测试

用于检验本节混合方法的模型及其尺寸如图2-50所示，其中两层电路板包括信号层和信号返回平面（地平面）。作为电路板互连结构设计中的一种典型结构，电源或者地平面开槽通常是为了阻止噪声区与敏感区之间的相互串扰，或由于芯片引脚的散热孔密集排列时，在参考面上形成缝隙，此时当有高速信号线（例如晶振或者控制线）穿越时，须对该路径的信号完整性进行分析。

为了减少单个模型的剖分数量，提高全波电磁场仿真效率，将图2-50的模型分为两个子模型分别处理，如图2-51所示。图2-52a、b分别为SSMB连接器与传输线子模型的全波电磁场仿真与宏模型仿真结果的对比， S ₁₁ 、 S ₂₁ 、 S ₃₁ 和 S ₄₁ 分别为网络端口对应的散射参量。由仿真结果可见，在相应的仿真频段内，本节应用VFM方法提取的网络宏模型与全波仿真结果完全一致。

Spice电路的连接如图2-53所示，包括两个SSMB接头和传输线模型。本节采用矢量网络分析仪（Agilent 5071B）对整个模型的 S 参数进行了测量，Spice仿真结果与试验测量的对比如图2-54a～d所示，由于频域仿真与测量的结果包含了所有的电路信息，因而验证了本节混合方法的正确性。

图2-55为电路的时域信号完整性分析，当端口P1施加上升/下降沿均为0.2ns，脉宽为2ns的脉冲信号时，其接收端P2的振铃以及近端P3、远端P4的串扰情况如图所示。由于在有理函数逼近过程中采用了VFM方法，对于多端口的互连结构模型，提高了逼近过程的效率，因而建立等效电路的CPU时间主要消耗在全波电磁场分析过程中，而分割模型进行处理实现了子模型的重复利用，因而减轻了全波仿真的资源消耗，在本例中将较为复杂的SSMB分别处理，耗费的CPU时间大约为整体全波仿真的50%。

综上所述，为了适应系统级EMC仿真的需要，本节采用了网络时域宏模型结合电路仿真的混合仿真方法，并对多个子模型连接的情况进行了仿真，在宏模型的提取过程中采用了数值稳定性好的矢量匹配技术。实验测试结果表明，该混合方法达到了较高的准确度，能够满足EMC分析的要求，为系统级EMC仿真提供了一种可行的方案。 OPP+0oo3ie/bvL4aHGsBPo9s9Z9jZqgHk6ann+uWYXdLQT90ZFLhr16pmuvwoSz5