下载掌阅APP，畅读海量书库
立即打开
2.4 RFID标签芯片设计及制造技术
不同频段电子标签芯片的基本结构类似，一般都包含射频前端、模拟前端、数字基带和存储器等模块。其中，射频前端模块主要用于对射频信号进行整流和反射调制；模拟前端模块主要用于产生芯片内所需的基准电源和系统时钟，进行上电复位等；数字基带模块主要用于对数字信号进行编码解编码及进行防碰撞协议的处理等；存储器模块用于信息存储。RFID标签芯片内部结构如图2-14所示。
目前，一些频段可实现RFID标签芯片的批量生产，模拟前端多采用低功耗技术，无源微波RFID标签的工作距离可以超过1m，无源超高频RFID标签的工作距离可以达到5m以上，功耗可以做到几μW。
射频标签的通信标准是标签芯片设计的依据，目前国际上与RFID相关的通信标准主要有：ISO/IEC 18000标准（包括125kHz、13.56MHz、433MHz、860～960MHz、2.45GHz等频段）、ISO11785（低频）、ISO/IEC 14443标准（13.56MHz）、ISO/IEC 15693标准（13.56MHz）、EPC标准（包括Class0，Class1和GEN2等三种协议，涉及HF和UHF两种频段）、DSRC标准（欧洲ETC标准，含5.8GHz）。我国具有自主知识产权的2.45GHz和840～845MHz/920～925MHz国家标准正在加速制定。
▶ 图2-14 RFID标签芯片内部结构
射频前端从标签天线吸收电流，整流稳压后作为电源供应芯片。必须综合考虑与天线的匹配问题、功率和电压的效率问题、对来自读写器的不同数据调制的兼容性问题和电路结构的复杂度问题。为了增加标签的有效工作距离，可以将输入直流电压提升。在一定输出电流的要求下，限于标签能容忍的电路复杂度，电压一般能提升一倍左右。传统的桥式整流电路会损失两个二极管的正向导通电压，还需另配升压电路；倍压半波整流电路只损失一个二极管的正向导通电压，且已包含升压电路，但需增加一个升压电容。同时，输入交流电压处在正、负半周时整流电路处在不同的工作状态，反映至天线输入端的等效内部阻抗也不同，较难实现芯片与天线之间的阻抗匹配。
为了最大限度地降低芯片功耗，提高电源能量的利用率，除了常规的模拟电路和数字电路低功耗设计方法外，必须在超低电压电路、亚阈值电路、异步电路等方面展开研究。
RFID系统框图和如图2-15所示的典型数字通信系统框图类似，标签和读写器需要三个主要功能块：信息信道、发送器和接收器。按从读写器到标签的数据传输方向，它们是读写器（发送器）中的信号编码（信号处理）和调制器（载波回路）、传输介质（信息通路），以及标签（接收器）中的解调器（载波回路）和信息译码器（信号处理）。反过来由标签到读写器也是相同的。
信号处理的作用是将要传输的信号尽可能表示为与传输信道性能匹配的最佳效果，这样的处理包括对信息提供某种程序的保护，以防止信息受到干扰或相碰撞及对某些信号特征的蓄意改变或破坏。
▶ 图2-15 数字通信系统框图
调制是改变高频载波的信号处理，即使其振幅、频率或相位按规律随基带信号（数字编码信号）的变化而变化。
传输介质的作用是把信息传输过一段预定的距离，在RFID系统中唯一采用的传输介质是电磁场（电感耦合）和电磁波（电磁反向散射耦合）。
解调是另一种调制过程，用于从高频信号中恢复出基带信号，并识别和标识或纠正传输错误。由于不仅在标签中有信息源，在读写器中同样也有信息源，在两个方向都有交替传输的信息，所以标签和读写器上都有调制器和解调器。
在RFID系统中，基带的编码（数字调制）常使用的编码方法有以下几种：NRZ（反向不归零）编码、曼彻斯特（Manchester）编码、单极归零制（Unipolar）编码、DBP编码、米勒（Miller）编码、PP编码，如图2-16所示。
▶ 图2-16 基带的编码方式
常用的存储器包括以下几种。
（1）RAM：用于存储暂时数据，这些数据在阅读器的作用范围内操作时暂时存在，断电消失。
（2）EEPROM：在控制栅所需充电电压约17V，而在浮置栅处降至12V，然而，RFID数据载体从HF界面（或电池）供应的是3～5V电压。于是从芯片的低供应电压产生25V电压用的级连充电泵就被集中在芯片上了，它提供所需稳压后的17V电压。缺点是写入时需要高功耗及5～10ms的写入时间。
（3）FRAM：铁电RAM，写入高速，功耗小。
数据载体的芯片大小及价格的差异主要是由其存储容量决定的。因此对价格敏感、现场信息需求少的应用应选用固定编码的只读数据载体。但这样只能在数据载体中定义对象的身份，其他的数据需存储在一台主计算机的中央数据库内。如果要向标签内写入有关的数据，则需要采用EEPROM或RAM存储技术的存储器。
芯片设计一次性成功的另一个关键点是对包含在芯片内部的单元和内核的准确建模。单元库必须在几个设计层面上都有好的、可用的模型，包括RTL级、逻辑门级和物理级。成功的建模以库提供商（通常是第三方）和芯片制造商之间的紧密合作为基础。另外，设计者应当有丰富的库函数和单元类型（低功率、高速度和高密度）可供选择。为使功率达到最低限度，TSMC的合作伙伴提供了多种VT值的库单元，允许设计者使用制造商提供的参考设计流程，同时对时序和功率进行优化。这些库已经由TSMC在一流的设计流程工具上验证正确，包括Synopsys、Cadence和Magma等。
对于大多数流行的单元库和静态RAM，基于ISO9000标准的TSMC9000是硅片制造业中最严格的验证标准。TSMC9000描述了一个库封装中包含的大量细节，包括EDA视图、工艺角、测试芯片标准、测试协议、产品标准和其他一些重要的设计和验证信息。这个标准在多个层面上的验证有助于用户提高硅片设计成功的信心。
图2-17是典型的芯片设计流程，根据芯片设计的复杂度和设计输出要求不同，设计流程会有所变动。
一套好的EDA工具对芯片设计是非常重要的。从顶层来看，这些工具包含了芯片开发的三个领域：前端设计、后端设计和设计验证。前端设计工具将完成从芯片逻辑部分的概念化设计到芯片逻辑门级表示的工作，其中概念化设计由下列任务组成：系统级设计和分析、寄存器传输级（RTL）设计和分析、逻辑综合和优化。前端设计可能也包含一些平面布局的设计，它对芯片的物理实现之前的设计验证有所帮助。后端设计描述了如何使设计结构在芯片上物理实现，关键是芯片的硅内核和库单元的布局和布线。在物理设计期间，布局和布线工具比影响芯片时序的互连寄生效应的前端工具有更加精确的功能。这种能力使得布局布线工具在完成设计优化的同时，也能定义芯片的物理布局。布局布线工具能够帮助设计者应付各种设计约束，如速度、功耗、硅片面积。后端设计必须使用能够精确反映硅片特性的器件和连线模型，这就需要与正在对这种特定芯片进行工艺处理的制造商保持密切的联系。再次强调，在这个领域，EDA设计者和硅片制造商之间的合作是非常重要的。在芯片设计期间，涉及设计验证的工作是最耗费时间的，验证将保证芯片满足功能、时序、功率和其他指标的要求。验证占用了整个设计时间的大约70%，因为它必须在所有的设计层面上进行，包括系统级、RTL级、逻辑门级和物理级，后面的验证还会涉及选择器件和互连寄生效应的问题。
▶ 图2-17 典型的芯片设计流程
半导体芯片制造工艺有多种，根据器件类型可分CMOS、Bipolar、BICMOS等，根据材料可分为Si、Ge、GaAs工艺等，根据衬底类型可分体硅工艺、SOI工艺等。RFID应用的特点是批量大，但成本极其敏感，尽管有厂家利用特殊工艺设计制造出相应产品，但综合多种因素及国内实际情况，基于CMOS制造工艺的工艺技术比较适合目前应用需求的RFID的加工制造。
半导体工艺技术目前已发展至90nm和65nm阶段。基于RFID芯片电路规模往往比较小，且受到封装加工工艺的制约，RFID芯片尺寸不能无限制地小下去，且出于综合成本等因素的考虑，典型工艺范围可以是0.6μm～0.25μm，根据芯片规格和成本折中考虑。考虑RFID要求低电压工作的特点及NRE成本因素，0.35μm工艺技术目前比较适合RFID设计。
EEPROM工艺是在常规CMOS工艺基础上，通过增加特定层次，实现EEPROM存储单元并同时兼容常规CMOS设计的工艺。该工艺适合可擦写RFID芯片的设计和制造。EEPROM 存储器利用薄氧化层（在 EEPROM 工艺中称“隧道氧化层”）的隧道穿透（Fowler－Nordheim Tunneling）效应来实现高压时“电可擦除”、低压或掉电时“非挥发性”功能。
EEPROM存储单元由一个选通晶体管和一个浮栅晶体管组成，单元面积较大，另外，为实现EEPROM单元，制造工艺需要增加较多的额外工艺层次，带来加工成本的上升。EEPROM工艺适合用于成本较高、可反复擦写应用的RFID标签芯片。
OTP工艺为一次可编程工艺，目前在常规CMOS工艺基础上仅增加一个层次即可实现。OTP工艺适合一次可编程RFID产品的设计与制造。由于工艺相对简单，OTP工艺的加工成本比EEPROM工艺有显著下降，可用于低成本、一次性RFID产品的开发。
RFID通过感应射频信号获取能量，需要在较低的工作电压下工作。为了进一步实现高效RFID性能，在EEPROM或OTP工艺上可以根据实际情况增加部分工艺技术选项，典型选项包括增加低阈值晶体管或增加肖特基管等。