购买
下载掌阅APP,畅读海量书库
立即打开
畅读海量书库
扫码下载掌阅APP

3.2.3 nXBREQ/nXBACK引脚操作

如果nXBREQ被拉低,处理器会通过拉低nXBACK响应。如果nXBACK=L,地址/数据总线和存储器控制信号都处在高阻状态,如图3-4所示。如果nXBREQ没被拉低,nXBACK也将处于高电平状态。

图3-3 S3C2440外部nWAIT时序图(假设Tacc=4)

图3-4 S3C2440A nXBREQ/nXBACK时序图 V90bYAkxf0IaayuH7nIavOytcrGyaeCV3HHxcun+2sEY5UTPMW9pjJjjy/2yIEhc

点击中间区域
呼出菜单
上一章
目录
下一章
×