我们知道,数字电路的高电位、低电位都有具体电压数值,但是电路中只使用一种电位标准就可能出现问题。例如,高电位的标准为大于等于2V,某器件的输出电位为2V,输出为合格的逻辑“1”状态,当这一信号送到另一器件的输入端时,由于线路阻抗等原因造成电位降低,变成了小于2V。这样接收端就变成了不合格的信号而不能被接收了。
为了解决这一问题,逻辑电位标准中规定器件输出端的高电位标准应当大于输入端的高电位标准。
TTL电路输出端逻辑“1”标准规定为: V OH ≥2.7V,而输入端逻辑“1”标准规定为: V IH ≥2.0V,这两者之差(0.7V)称为高电平噪声容限。当输出端电位在最差情况下为2.7V时,传送到另一器件输入端,只要干扰信号不大于0.7V,就能正确传送信号状态。
同理,逻辑电位标准中规定器件输出端的低电位标准应当小于输入端的低电位标准。TTL电路输出端逻辑“0”标准规定为: V OL ≤0.4V,而输入端逻辑“0”标准规定为: V IL ≤0.8V。其低电平噪声容限为0.4V。这样逻辑电位的标准就出现了4种数值,称为四电压参数。数字电路的四电压参数见表1-8。
表1-8 数字电路的四电压参数
注:本表中所有器件工作电压均为5V。
与数字电路的四电压参数对应的是数字集成电路的四电流参数。表1-9所示就是数字电路的四电流参数。
表1-9 数字电路的四电流参数(典型数值)
这里分两种情形讨论:
1)CMOS器件驱动TTL 器件
【条件】4000/4500系列CMOS和TTL都采用5V电源。
【结论】一个CMOS器件的输出端能够且只能驱动一个TTL器件的输入端。
2)TTL器件驱动CMOS 器件
【条件】4000/4500系列CMOS和TTL都采用5V电源。
【结论】一个TTL器件不能驱动一个CMOS器件。解决的办法:在两者连接处增加一个上拉电阻,上拉电阻的阻值为1~5kΩ。
(1)在使用集成电路时,对多余的输入端可按下述方法处理:
对于TTL器件,悬空的输入引脚相当于接“1”,虽然悬空相当于高电平,并不影响“与门、与非门”的逻辑关系,但悬空容易接受干扰,有时会造成电路的误动作。因此,多余输入端要根据实际需要作适当处理。例如,“与门、与非门”的多余输入端可直接接到电源
V
CC
上;也可将不同的输入端共用一个电阻连接到
V
CC
上;或将多余的输入端并联使用。对于“或门、或非门”的多余输入端应直接接地。对于触发器等中规模集成电路来说,不使用的输入端不能悬空,应根据逻辑功能接入适当电平。
对于CMOS器件,由于输入阻抗很高,悬空状态极易感应静电而损坏器件,因此CMOS器件的多余输入引脚一定不能悬空。应当将多余的输入引脚按逻辑功能接(
V
CC
或0V)。
(2)对于输出端的处理:除“三态门、集电极开路门”外,TTL集成电路的输出端不允许并联使用。如果将几个“集电极开路门”电路的输出端并联,实现“线与”功能,应在输出端与电源之间接入一个计算好的上拉电阻。对多余集成门电路的输出引脚,无论何种集成电路(TTL或 CMOS),多余输出引脚必须悬空,不得接电源正极或地,否则会损坏器件。