下载掌阅APP，畅读海量书库
立即打开
Cortex-M3包括处理器时钟和宏单元时钟，如表2.5所示。
表2.5 Cortex-M3包括的时钟
续表
FCLK和HCLK互相同步。FCLK是一个自由振荡的HCLK，2者互相平衡，保证进入Cortex-M3时的延迟相同。SWCLK是串行线时钟，用来对串行调试端口（SW-DP）的SWDIN输入进行计时。CLK与其他所有时钟异步。TCK是跟踪访问端口（TAP）的时钟，它对JTAGDP TAP进行计时。TCK也与其他所有时钟异步。TRACECLKIN是跟踪端口接口单元（TPIU）的参考时钟，它与其他所有时钟异步。
Cortex-M3处理器包含3个复位输入：PORESETn复位除JTAG-DP外整个处理器系统；nTRST复位JTAG-DP；SYSRESETn复位整个处理器系统，NVIC中的调试逻辑、FPB、DWT、ITM及AHB-AP除外。如图2.8所示为复位信号。
图2.8 复位信号
复位根据复位方式分为上电复位、系统复位和JTAG-DP复位。在第一次给系统加电时，必须对处理器上电或冷复位。上电复位时，复位信号PORESETn的下降沿不必与HCLK同步。为了保证正确的复位，建议复位信号至少保持3个HCLK周期有效。系统复位或热复位对宏单元中的大部分元件进行初始化，NVIC调试逻辑、Flash修补与断点（FPB）、数据观察点与触发（DWT）及仪表跟踪宏单元（ITM）除外。系统复位主要用来复位已经工作一段时间的系统，如看门狗复位。nTRST复位对JTAG-DP控制器的状态初始化。nTRST复位通常被RealView ICE模块用做调试器与系统的热插拔连接。nTRST可以在不影响处理器正常工作的情况下对JTAG-DP控制器进行初始化。