2.1 Cortex-M3处理器基本结构

基于ARMv7架构的Cortex-M3处理器带有一个分级结构。它集成了名为CM3 Core的中央处理器内核和先进的系统外设，能够集成中断控制、内存保护及系统调试和跟踪功能。这些外设可进行高度配置，允许Cortex-M3处理器处理广泛应用且更贴近系统的需求。Cortex-M3内核和集成部件均经过专门设计，以满足使用内存最小、减少引脚数目和降低功耗的要求。

Cortex-M3中央内核基于哈佛架构，指令和数据各使用一条总线，如图2.1所示。由于指令和数据可以从内存中同时读取，Cortex-M3处理器对多个操作并行执行，加快了应用程序的执行速度。

内核流水线分为3个阶段：取指、译码和执行。当遇到分支指令时，译码阶段也包含预测取指，这提高了执行的速度。处理器在译码阶段自行对分支目的地指令进行取指。在稍后的执行过程中，处理完分支指令后便知道下一条要执行的指令。如果分支不跳转，那么紧跟着的下一条指令随时可供使用；如果分支跳转，则在跳转的同时分支指令可供使用，将空闲时间限制为只有一个周期。

Cortex-M3内核包含一个适用于传统Thumb和新型Thumb-2指令的译码器、一个支持硬件乘法和硬件除法的先进ALU、控制逻辑和用于连接处理器其他部件的接口。Cortex-M3处理器是一个32位处理器，带有32位宽的数据路径、寄存器库和内存接口。其中有13个通用寄存器、2个堆栈指针、1个链接寄存器、1个程序计数器和一系列包含编程状态寄存器的特殊寄存器。 f5YLve3Z6LzWaNPwgIcMqnlNhmWPwA314wFsV3bW71JpGAQTffVNDMrYOCFy88G9