下载掌阅APP，畅读海量书库
立即打开
Allegro SPB 16.3 全称是“Cadence Allegro Silicon Package Board 16.3”，简称为“Cadence SPB 16.3”，或“Allegro SPB 16.3”。Cadence Allegro产品自15.7版本以后采用L、XL和GXL来分等级，GXL性能最强；Allegro SPB 16.3也同样分为L、XL和GXL共3个等级。
Allegro SPB 16.3增加了与Flex Design相关的功能，并且强化了HDI检查及其相关功能，使其得到更完善的支持；另外还增加了3D显示效果，可方便地应用在HDI及结构检查方面。在设计规则方面增加了对High Speed和DFM的设置，进一步完善了整个设计的检查。
在布线设计中，大多数情况下拐角都是曲形的，通常希望走线的方式与板的外框或已存在的连线保存一致。Contour Lock功能可以在单线和多线两种模式下使用，引导走线与route keepin或相邻走线保持一致性，如图1-1所示。
图1-1 Contour Lock功能
Slide命令为编辑曲线拐角走线增强了如下功能。
（1）改变圆弧曲率，如图1-2所示。
（2）转换尖角为圆弧，如图1-3所示。
（3）滑动圆弧与直线的连接。
（4）选中直线段时，与其相邻的圆弧自动被选中。
（5）连线到Pin或过孔时可以选择进入角度，如图1-4所示。
图1-2 改变圆弧曲率
图1-3 转换尖角为圆弧
图1-4 进入过孔角度
新增Multi-Line Generator功能，参数设置如图1-5所示。
图1-5 Multi-Line Generator功能
操作与群组走线类似，但允许在无连接关系的空白处走线，并可以设置走线数目、线宽和线距等，在找到预期的走线方式后即可将这些走线连接到对应的Pin/via上。
如图1-6所示。
图1-6 过孔列表
图形化界面能清楚地显示各种类型的via在板中的堆叠情况，可以通过“Draw Option”按钮自定义via的显示情况，如color、layer visibility和tool tips等。
Via List DRC可以控制区域内允许使用的过孔种类，如图1-7所示。
例如，BGA封装扇出需要使用较小过孔，可以利用该功能实现。
图1-7 Via List DRC
在使用HDI设计时在新版本中增加了对via之间的堆叠控制，只允许microvia与microvia之间的堆叠设置，其界面如图1-8所示。
图1-8 Microvia堆叠界面
删除因工程变更而产生的无用的stacked vias，以减少stub（残桩）对信号的影响，如图1-9所示。
图1-9 删除无用的堆叠
3D环境支持多种显示方式、视角和显示效果，通过滑动鼠标可以直接控制放大、移动和翻转等，如图1-10所示。
图1-10 3D显示
High Speed Constraint Driven Flow的主要功能如下。
（1）差分对动态相位控制
新版本中使用了动态相位（Dynamic Phase）检查技术，检查差分对路径中每个转角之间造成的路径差异。以控制整个差分对路径正负信号之间的相位偏移，使其不超过规定值。
（2）Match Vias Constraint（Performance L）
增加了net上via数目是否相等的规则检查。
（3）Max Via Constraint update（Xnet behavior）
Max Via Constraint可以将组成Xnet的net分开检查。
Component Placement Applications的主要功能如下。
（1）Placement Replication enhanced to support Interconnects （L）
Placement replication新增层的复制。
（2）Moving Replicated Circuits as a Group
可以将Replicated Circuits作为一个Group来移动。
（3）Locking the Circuits
可以锁定群组，防止移动时单独移动某个零件。
（4）Aligning Modules and Replicated Circuits
增强对齐功能，不仅支持零件的对齐，还支持Modules和Replicated Circuits的对齐。
（5）Update Replicated Circuits
可以利用Update Replicated Circuits一次更新所有的Replicated Circuits。
（6）ECO Changes to Circuits
对于logic上的工程变更，需重新建模组，然后通过Place replicate apply放置。
（7）Disband Replicated Circuits
Disband Group可以将database中作为一个整体的group/module解散。
（8）Move Components one grid unit with Arrow Keys（L）
增加了零件位置的微调功能，能实现小范围内移动零件。
Etch Edit Productivity Enhancements的主要功能如下。
（1）Enhanced Pad Entry
改善走线与焊点间的连接，同时避免产生尖角，确保走线与焊点边界保持垂直或非锐角连接方式。
（2）Resize Differential Pair Line and Gap（Early Adopter）（XL）
差分对走线完成后修改其走线规则时减少调整的工作量，并以互动方式显示已存在的线宽和线距信息。
General Productivity Enhancements的主要功能如下。
（1）Drawing Origin Display
可直接以一个带十字形的圆圈标识出图纸原点。
（2）Show Measure Any Layer
增加了对不同层面对象的测量。
（3）Logic Retention on Vias
为降低串扰，在电源和地线上加一些连接过孔，当发生ECO变更时这些过孔的信号名称不变。
Design for Manufacturing的主要功能如下。
（1）Pastemask Clearance DRC
增加了对锡膏层安全间距的规则检查。
（2）Negative Plane Sliver DRC
增加了对负片plane sliver的检查。
Updates to DRC System的主要功能如下。
（1）支持多线程处理技术，可以提升DRC检查效能。
（2）增加了Pin to Route Keepout的规则检查。
（3）设置shapes_allowed属性允许Route keepout area中有shapes存在。