2. 1.2 特性

（1）ARM Cortex-M3 微控制器可在高至 100MHz（其中LPC1769 和LPC1759 的频率可达 120MHz）的频率下运行，并包含一个支持 8 个区的存储器保护单元（MPU）。

（2）内置嵌套的向量中断控制器（NVIC）。

（3）具有在系统编程（ISP）和在应用编程（IAP）功能的 512KB片上Flash程序存储器。对增强型的Flash存储加速器和Flash存储器在CPU本地代码/数据总线上的位置进行整合，则Flash可提供高性能的代码。

（4）64KB片内 SRAM包括：

① 32KB片内SRAM，可供高性能 CPU通过本地代码/数据总线访问；

② 2 个 16KB SRAM模块，带独立访问路径，可进行更高吞量的操作。这些SRAM模块可用于以太网、USB、DMA存储器，以及通用指令和数据存储。

（5）AHB多层矩阵上具有 8 通道的通用DMA控制器，它可结合SSP、I2S、UART、模数和数模转换器外设、定时器匹配信号和GPIO使用，并可用于存储器到存储器的传输。

（6）多层AHB矩阵内部连接，为每个AHB主机提供独立的总线。AHB主机包括CPU、通用DMA控制器、以太网MAC和USB接口。它提供无仲裁延迟的通信，除非 2个主机尝试同时访问同一个从机。

（7）分离的APB总线允许在CPU和DMA之间提供更多的带宽，更少的延迟。CPU无须等待APB写操作完成。

（8）以太网MAC，带RMII接口和相关的DMA控制器。

（9）USB 2.0 全速从机/主机/OTG控制器，带有用于从机、主机功能的片内PHY和相关的DMA控制器。

（10）4 个UART，带小数波特率发生功能、内部FIFO，支持DMA和RS-485。

（11）UART带有MODEM控制I/O并支持RS-485/EIA-485。全部的UART都支持IrDA。

（12）CAN控制器。

（13）SPI控制器，具有同步、串行、全双工通信和可编程的数据长度。

（14）SSP控制器，带有FIFO，可按多种协议进行通信。其中一个可选择用于SPI，并且和SPI共用中断。SSP接口可以与GPDMA控制器一起使用。

（15）增强型的I ² C总线接口，其中 1 个具有开漏输出功能，支持整个I ² C规范和数据速率为 1Mbit/s的快速模式，另外 2 个具有标准的端口引脚。

（16）I ² S（Inter-IC Sound）接口，用于数字音频输入或输出，具有小数速率控制功能。I ² S接口可与GPDMA一起使用。I ² S接口支持 3-线的数据发送和接收或 4-线的组合发送和接收连接，以及主机时钟输入/输出。

其他外设如下。

（1）通用 I/O（GPIO）引脚，带可配置的上拉/下拉电阻。AHB总线上的所有 GPIO可进行快速访问，支持新的、可配置的开漏操作模式；GPIO位于存储器中，它支持 Cortex M3 位带操作并且由通用DMA控制器使用。

（2）12 位模数转换器（ADC），可在 8 个引脚间实现多路输入，转换速率高达1MHz，并具有多个结果寄存器。12 位 ADC可与 GPDMA控制器一起使用。

（3）10 位数模转换器（DAC），具有专用的转换定时器，并支持DMA操作。

（4）4 个通用定时/计数器，带共有 8 个捕获输入和 10 个比较输出 。 每个定时器模块都具有一个外部计数输入。可选择特定的定时器事件来产生DMA请求。

（5）1 个电机控制PWM，支持三相的电机控制。

（6）正交编码器接口，可监控一个外部正交编码器。

（7）1 个标准的PWM定时器模块，带外部计数输入。

（8）实时时钟（RTC），带有独立的电源域。RTC通过专用的 RTC振荡器来驱动。RTC模块包括 20 字节电池供电的备用寄存器，当芯片的其他部分掉电时，允许系统状态存储在该寄存器中。电池电源可由标准的 3V锂电池供电。当电池电压掉至 2.1V的低电压时，RTC仍会继续工作。

（9）看门狗定时器（WDT），该定时器的时钟源可在内部 RC 振荡器、RTC振荡器或APB时钟三者间进行选择。

（10）支持 ARM Cortex-M3 系统节拍定时器，包括外部时钟输入选项。

（11）重复性的中断定时器，提供可编程和重复定时的中断。

（12）标准JTAG 测试/调试接口，以及串行线调试和串行线跟踪端口选项。

（13）仿真跟踪模块，支持实时跟踪。

（14）4 个低功率模式：睡眠、深度睡眠、掉电、深度掉电。

（15）单个 3.3V电源（2.4～3.6V），温度范围为-40～85℃。

（16）4 个外部中断输入，可配置为边沿/电平触发。PORT0 和 PORT2 上的所有引脚都可用做边沿触发的中断源。

（17）不可屏蔽中断（NMI）输入。

（18）时钟输出功能，可反映主振荡器时钟、IRC时钟、RTC时钟、CPU时钟或USB时钟的输出状态。

（19）当处于掉电模式时，可通过中断（包括外部中断、RTC中断、USB活动中断、以太网唤醒中断、CAN总线活动中断、PORT0/2 引脚中断和NMI）将处理器从掉电模式中唤醒。

（20）每个外设都自带时钟分频器，以进一步节省功耗。

（21）带掉电检测功能，可对掉电中断和强制复位分别设置阈值。

（22）片内有上电复位电路。

（23）片内晶振工作频率为 1～24MHz。

（24）4MHz内部RC振荡器可在±1%的精度内调整，可选择用做系统时钟。

（25）通过片内PLL，没有高频晶振，CPU也可以最高频率运转。用户可从主振荡器、内部RC振荡器或RTC振荡器三者中选择一个作为PLL时钟源。

（26）第二个专用的PLL可用于USB接口，以允许增加主PLL设置的灵活性；用户可在引脚对应的多种功能中进行选择。

表 2-1 给出了LPC17XX器件的外设信息。