1.2 Xilinx大学计划板卡

Xilinx大学计划（Xilinx University Program，XUP）针对高校师生推出一系列入门级的FPGA实验板。Basys3是XUP A7板卡之一，专门针对Vivado Design Suite而设计，具有Xilinx Artix-7 FPGA架构，包含了所有Basys系列板卡的标准功能：完备的硬件规格、大量的板载I/O设备、所有需要FPGA支持的电路、免费的开发工具，以及学生能承受的价格，上手即用。

Basys3板卡增强的硬件特性为学生提供了能更好实现专业级设计的平台。这些增强的硬件特性如下。

（1）更多的I/O数量

用户拨码开关数量增加一倍，板载输出接口增加一倍，扩展接口数量增加（从单排6脚Pmod扩展口升级为双排12脚Pmod扩展口），以及首次在Basys级别产品提供USB型串口。

（2）现代的FPGA架构

由于Basys系列产品从Spartan3E级别器件升级为Artix-7系列器件，板卡提供了比以往要多得多的硬件资源。新的Artix-7 FPGA的逻辑单元数量是原来的15倍（从2160增加到33 280），从乘法器变为真正的DSP单元，内部RAM的容量也增加了26倍。

（3）业界第一个SOC层级的设计套件

该板卡最重要的改变就是升级为Xilinx Vivado设计套件，Vivado设计套件是全世界工程师使用的最新工具。Vivado提供了比ISE更好的用户体验和增强的功能。例如：集成化的IP工具Vivado IP Integrator，10倍加速的高层级综合工具Vivado High Level Synthesis和基于模块化的DSP集成设计工具System Generator for DSP。

Basys3板卡是围绕着一个 Xilinx Artix®-7 FPGA 芯片XC7A35T-1CPG236C搭建的，它提供了完整、随时可以使用的硬件平台。Artix-7 FPGA的特性如下：

● XC7A35T-1CPG236C；

● 5200个slice资源，相当于33 280个逻辑单元（每个slice包含4个6输入查找表、8个触发器）；

● 容量为1800kbit的块状RAM；

● 5个时钟管理单元，每个单元都带有一个锁相环；

● 90个DSP Slice；

● 内部时钟速率超过450MHz；

● 片内模数转换器（XADC）。

此外，板卡还提供了一系列接口和外设，支持实现系统级的设计：

● 16个拨码开关；

● 16个LED指示灯；

● 5个按键；

● 4位7段数码显示；

● 4个Pmod连接端，其中，3个标准12脚Pmod扩展口，1个XADC扩展口，亦可作为标准12脚Pmod扩展口使用；

● 12位色VGA显示输出；

● USB转UART；

● 串行Flash；

● USB-JTAG下载口，支持FPGA编程和数据传输；

● USB HID Host接口，支持鼠标、键盘和U盘。

Basys3板卡实物图如图1.1所示，实物图中每一部分对应的功能描述如表1.3所示。