Vivado集成开发工具为设计者提供了非工程模式下的FPGA设计流程。在Vivado非工程模式下，FPGA开发人员可以更加灵活地对设计过程的每个阶段进行控制，从而进一步提高FPGA的设计效率。

本节介绍了非工程模式的基本命令，并给出了一段Tcl脚本文件用于说明它的使用方法。

4.1.1 非工程模式基本命令列表

为了本章后续内容的学习，表4.1给出了非工程模式基本命令。

4.1.2典型Tcl脚本的使用

为了方便读者从整体上了解Vivado非工程模式下的基本命令的功能，下面给出了用于Vivado设计套件给出BFT设计示例的非工程模式Tcl脚本。从该脚本中可以说明使用设计检查点，用于保存设计流程中各个阶段的数据库状态，以及手工生成各种报告的方法。

通过下面的命令运行该Tcl脚本文件（代码清单4-1）：