下载掌阅APP，畅读海量书库
立即打开
3.5 设计行为级仿真 |
|
本节将对设计进行行为级仿真。执行行为级仿真的步骤如下所示。
第一步 ：按照前面的操作方法，启动添加新文件命令。也可以在源文件窗口内选择“Simulation Sources”选项，单击鼠标右键，出现浮动菜单。在浮动菜单内，执行菜单命令【Edit Simulation Sets…】。
第二步 ：弹出“Add Source”（添加源文件）对话框。在该对话框内选择“Add or CreateSimulation Sources”（添加或者创建仿真源文件）选项。
第三步 ：单击【Next】按钮，弹出“Add or Create Simulation Sources”（添加或者创建仿真源文件）对话框。在该对话框内，单击【Create File…】按钮。
第四步 ：下面分VHDL/Verilog两种设计语言介绍：
（1）对于VHDL设计流程，在如图3.24所示的对话框中，按下面参数设置：
① File type：VHDL。
② File name：test。
③ File location：Localto Project。
图3.24 添加VHDL类型的仿真文件
（2）对于Verilog设计流程，在如图3.24所示的对话框中，按下面参数设置：
① File type：Verilog。
② File name：test。
③ File location：Localto Project。
第五步 ：单击图3.24中的【OK】按钮，在“Add Souces”对话框中，新添加了名字为“test.vhd/test.v”的仿真源文件，单击【Finish】按钮。
第六步 ：弹出“Define Module”（定义模块）对话框，直接单击【OK】按钮。
第七步 ：弹出“Define Module”（定义模块）提示对话框，直接单击【Yes】按钮。
第八步 ：如图3.25所示，在源文件窗口的“Simulation Sources”下添加了“test.vhd”或者“test.v”文件，该文件作为仿真测试的源文件。
图3.25 添加HDL仿真文件后的源窗口
第九步 ：按照VHDL/Verilog语法添加测试代码。
（1）对于使用VHDL的读者，打开“test.vhd”文件。在“test.vhd”中添加代码清单3-3的设计代码，作为仿真源文件。
代码清单3-3 test.vhd文件
（2）对于使用Verilog的读者，打开“test.v”文件。在“test.v”中添加代码清单3-4的设计代码，作为仿真源文件。
代码清单3-4 test.v文件
第十步：保存“test.vhd”或者“test.v”文件。在源文件窗口中，选择test.vhd或者test.v文件（取决于读者所选择的设计语言）。
第十一步：如图3.26所示，在Vivado设计界面左侧的流程向导窗口内，找到“Simulation”选项，并展开。在展开项中，找到并用鼠标左键单击“Run Simulation”（运行仿真）。出现浮动菜单，执行菜单命令【Run Behavioral Simulation】（运行行为仿真选项），Vivado开始运行仿真程序。如图3.27所示，出现行为仿真的波形界面。
图3.26选择运行行为仿真
图3.27行为仿真波形图
注1
单击图3.27左侧一列工具栏中的
放大）或者
缩小）按钮，将波形调整到合适的显示大小。
注2
单击工具栏中的
按钮，添加若干标尺，使得可以测量某两个逻辑信号跳变之间的时间间隔。
注3
如图3.28所示，单击Vivado上方工具栏内的按钮，可以控制仿真的运行过程。
图3.28 控制仿真运行时间
第十二步 ：退出行为仿真界面。