下载掌阅APP，畅读海量书库
立即打开
3.1 创建新的设计工程 |
|
创建新的设计工程步骤如下所示。
第一步 ：按照第2章所介绍的方法，打开Vivado集成开发环境。
第二步 ：在Vivado集成开发环境主界面内的“Quick Start”分组下，单击“Create New Project”（创建新工程）选项，弹出“Create a New Vivado Project”（创建一个新的Vivado工程）对话框，单击【Next】按钮，弹出“New Project-Project Name”对话框，如图3.1所示，要求设计者给出工程的名字和工程路径，该设计中按如下所示参数设置：
图3.1 给出工程路径和工程名字
（1）Project name（工程名字）：gate_VHDL。
注
对于Verilog的读者，名字为“gate_Verilog”，这样是为了使用不同HDL语言读者学习的方便。
（2）Project location（工程路径）：E:/vivado_example。
注
读者可以根据自己的需要命明工程名字和指定工程路径，但是不要起中文名字和放到中文的路径下，这样可能会导致进行后续处理时产生一些错误。
第三步 ：单击图3.1中的【Next】按钮，如图3.2所示，弹出“New Project-Project Type”（新工程-工程类型）对话框，在该界面内提供了下面可选的工程类型：
图3.2指定工程的类型
（1）RTL Project。
当选择该选项时，通过Vivado集成设计环境管理从RTL创建到生成比特流的整个设计流程。设计者可以添加下面的文件：
① RTL源文件。
② Xilinx IP目录内的IP。
③ 用于层次化模块的EDIF网表。
④ Vivado IP集成器内创建的块设计。
⑤ 数字信号处理（DSP）源文件。
IP可以包含下面类型：
① Vivado生成的XCI文件。
② 由核生成器工具生成的已经过时的XCO文件。
③ 预编译的EDIF或者GNC格式的IP网表。
此外，设计者可以通过集成设计环境实现下面功能：
① 详细说明和分析RTL，用于保证正确的结构。
② 启动和管理不同的综合和实现运行过程。
③ 分析设计和运行结果。
④ 可以对不同约束和实现策略进行尝试，用于实现时序收敛。
（2）Post-synthesis Project。
当选择该选项时，设计者可以使用综合后的网表创建工程。设计者可以通过Vivado、XST或者第三方的综合工具生成网表。例如，Vivado集成开发环境可以导入EDIF、NGC、结构的SystemVerilog，或者结构化的Verilog格式的网表，以及Vivado设计检查点（Design CheckPoint，DCP）文件。
此外，设计者可以通过集成设计环境实现下面功能：
① 分析和仿真逻辑网表。
② 启动和管理不同的实现运行过程。
③ 分析布局和布线的结果。
④ 可以对不同约束和实现策略进行尝试。
（3）I/O Planning Project。
当选择该选项时，通过创建一个空的I/O规划工程，在设计的早期阶段就可以执行时钟资源和I/O规划。设计者可以在Vivado集成开发环境中定义I/O端口，也可以通过逗号分隔的值（CSV）或者XDC文件导入它们。设计者可以创建一个空的I/O规划工程，用来探索在不同器件结构中逻辑资源的可用情况。
当分配完I/O后，Vivado集成开发环境可以创建CSV、XDC和RTL输出文件。当有可用的RTL源文件或者网表文件时，这些文件可用于设计的后期。输出文件也可以用于创建原理图符号，用于印制电路板（PCB）设计过程。
（4）Imported Project。
选择该选项时，设计者可以导入通过synplify、xst或者ISE设计套件所创建的RTL工程数据。通过该选项，将设计过渡到Vivado工具中。在导入这些文件时，同时也导入工程源文件和编译顺序，但是不导入实现的结果和工程的设置。
（5）Configure an Example Embedded Evaluation Board Design。
从预定义的IP集成器模板设计中创建一个新的Vivado工程。
在该设计中，按如下参数设置：
① 选中“RTL Project”选项。
② 选中“Do not specify sources at this time”（此次不指定源文件，表示在生成工程后，再添加设计源文件到工程中）。
第四步 ：单击图3.2中的【Next】按钮。
注
如图3.3所示，可以在Vivado主界面下的“Tcl Console”（Tcl控制台）界面下输入Tcl命令创建工程。
图3.3Tcl控制台界面
（1）下面给出创建工程Tcl命令格式模板（读者可以根据情况进行修改）：
默认工程类型是RTL。
（2）如果读者想创建一个网表工程，按照下面Tcl模板格式输入命令：
（3）可以输入下面的Tcl命令，在工程中，添加设计源文件：
（4）可以输入下面的Tcl命令，将这些文件放到当前工程路径下：
第五步 ：如图3.4所示，弹出“New Project-Default Part”（新工程-默认器件）对话框。
注
该设计基于Xilinx大学计划开发板卡Nexys4进行设计，设计参考资料见“https://www.digilentinc.com/Products/Detail.cfm? NavPath=2,400, 1184&Prod=NEXYS4”。
为了加快寻找器件的速度，如图3.4所示，选择下面的参数：
图3.4 “New Project-Default Part”对话框
（1）Product category：All。
（2）Package：csg324。
（3）Family：Aritx-7。
（4）Speed grade：-1。
（5）Sub-Family：All Remaining。
（6）Temp grade：C。
可以看到，所选择器件的型号是“xc7a100tcsg324-1”。
第六步 ：单击图3.4中的【Next】按钮，弹出“New Project-New Project Summary”（新工程-新工程总结）对话框，该对话框给出了工程类型、工程名字和器件信息的说明。
第七步 ：单击【Finish】按钮。