对于UltraScale结构的FPGA来说，在SRAM类型的内部锁存器保存它们定制的配置数据。由于配置保存是易失性的，所以当FPGA上电的时候，重新加载数据。在任何时候，通过将FPGA的PROGRAM_B拉低，就可以重新加载保存的配置数据。UltraScale结构的FPGA有3个模式引脚，用于确定加载配置数据的方法，其他专用的配置数据引脚用来简化配置的过程。

SPI（串行NOR）接口（×1、×2、×4和双×4模式）和BPI（并行NOR）接口（×8和×16模式）是两种用于配置FPGA的常用方法。设计者能将SPI或者BPI Flash直接连接到FPGA，FPGA的内部配置逻辑读取来自外部Flash的比特流，然后配置FPGA本身。在配置的过程中，FPGA自动检测总线的宽度，而无须使用外部控制或者开关进行识别。较大的数据宽度增加配置的速度，减少了配置FPGA需要花费的时间。

在主模式下，通过FPGA内的一个内部生成时钟，FPGA能驱动配置时钟；为了更高速度的配置，FPGA也可以使用一个外部的配置时钟源。这样，允许高速的配置并且容易使用主模式的特性。FPGA配置也支持从模式，其数据宽度最多到32位，这对于使用处理器驱动的配置非常有用。此外，新的媒体控制访问端口（Media Control AccessPort，MCAP）提供了在PCI-E集成模块和配置逻辑之间的直接连接。这样，简化了PCIE的配置。

使用SPI或者BPI Flash，FPGA可以使用不同的镜像重新配置自己。这样，无须使用外部的控制器。当数据发送过程中出现错误时，FPGA能重新加载它最初的设计。这用于确保在过程结束时，FPGA是可用的。当最终产品出货后，对产品进行升级时，这种方法是非常有用的。 jg6l9EYDvy0BDuGQVEZAZR9k/+ZYxKfakGhLSQFVCUOJ9JeqNCM0UOPrRHp2vR8X