在同一个PCB、背板和跨越较长距离的超快串行数据传输，变得日益重要。这些传输的速度为100Gb/s和400Gb/s的线卡，专业的专用片上电路和差分I/O，使得能够在这样高速的条件下满足信号完整性的要求。

在UltraScale结构的FPGA内，提供了两种类型的收发器：GTH和GTY。它们按照四个一组分配，称为一个四收发器。每个串行收发器包含一个发送器和一个接收器，表1.3给出了UltraScale结构FPGA收发器的信息。

串行发送器和接收器有单独的电路，它使用高级PLL结构。通过4～25之间的可编程倍频因子，将输入参考时钟进行倍频，将其变成位串行数据时钟。每个收发器都有大量用户定义的特性和参数，这些参数可以在元器件配置时设置，也可以在操作期间修改。

1．发送器

发送器的基本功能是一个并行到串行的转换器，其转换因子为16、20、32、40、64或者80（用于GTH）；16、20、32、40、64、80和128或者160（用于GTY）。因此，允许在高性能的设计中，设计者在数据路径宽度和时间松驰度之间进行权衡，这些发送器的输出驱动带有单通道差分输出信号的PC板。TXOUTCLK是一个经过合理分频的串行数据时钟，可以直接将来自内部逻辑的并行数据进行寄存。输入的并行数据可以通过可选的FIFO，额外的电路用于支持8B/10B、64B/66B或者64B/67B的编码策略。位串行输出信号驱动带有差分信号的两个封装引脚，这个输出信号带有可编程的信号摆率和可编程的预加重和后加重，用于补偿PC板的损耗和其他互连特性。对于较短的通道，可以降低摆率以降低功耗。

2．接收器

接收器的基本功能是一个串行到并行的转换器，将输入的位串行差分数据转换为并行的字，其转换因子为：16、20、32、40、64或者80（用于GTH）；16、20、32、40、64、80和128或者160（用于GTY）。这样，允许在高性能的设计中，设计者在数据路径宽度和时间裕度之间进行权衡。接收器提取输入的差分数据流，将其送入可编程的直流自动增益控制、线性和判决返回均衡器（用于补偿PC板、电缆、光纤和其他互连特性）。同时，使用参考时钟输入来初始化时钟识别，这里不需要单独的时钟线。数据模式使用非归零码（Non-return-tozero，NRZ）编码，以及可选的可以保证数据充分跳变的编码策略。通过使用RXUSERCLK时钟，将并行数据传输到FPGA的内部逻辑中。对于短的通道，收发器提供了一个特殊的低功耗模式，可将功耗降低大约30%。对于直流自动增益控制、线性和判决返回均衡器，可以选择使用自适应方式来自动地理解和补偿不同的互连特性。这样，使能更好的松驰度。

3．带外信号

收发器提供了带外信号，经常用于从发送器发送低速信号到接收器，而高速串行数据发送没有处于活动状态的情况。这典型的用于低功耗模式下的链接，或者没有被初始化。这个对PCI-E和SATA/SAS，以及QPI应用来说是很有好处的。 YUQp0zc+2ac/y29FJQr+g5E/Yeiva0VV9MCUQl0mol8gD5hKM22PmBDN9wc9F7mk